一種寬帶全數(shù)字雷達(dá)接收機(jī)的研究與實(shí)現(xiàn).pdf

1、本文緊密?chē)@寬帶射頻全數(shù)字接收機(jī)的設(shè)計(jì)，針對(duì)雙通道 L波段雷達(dá)極化回波的接收與處理，對(duì)接收機(jī)的雜波抑制，信號(hào)的有效接收，以及如何提高接收機(jī)的性能以便事后精細(xì)成像等技術(shù)展開(kāi)研究。主要研究?jī)?nèi)容與解決問(wèn)題包含以下幾個(gè)方面：
　　第二章開(kāi)展了接收機(jī)各級(jí)濾波器的干擾抑制和前端增益放大的關(guān)鍵性能研究。在此基礎(chǔ)上，本文從動(dòng)態(tài)范圍、AD噪聲系數(shù)惡化量、實(shí)際板卡設(shè)計(jì)模型出發(fā)，對(duì)模數(shù)轉(zhuǎn)換器進(jìn)行器件選型。
　　第三章開(kāi)展了對(duì)接收機(jī)的時(shí)鐘質(zhì)量問(wèn)題、

2、通道失配問(wèn)題以及回波接收與處理技術(shù)的研究。提出了一種 L波段時(shí)鐘抖動(dòng)估計(jì)和分離算法；提出了一種在時(shí)域?qū)νǖ朗湟鸬姆群拖辔黄钸M(jìn)行估計(jì)并在頻域?qū)ζ溥M(jìn)行校正的方法；根據(jù)AD9680內(nèi)置數(shù)字下變頻器的芯片特色，研究了AD片內(nèi)DDC在直采平臺(tái)上的設(shè)計(jì)和應(yīng)用；對(duì)AD9680與FPGA的高速串行協(xié)議JESD204B的實(shí)現(xiàn)過(guò)程展開(kāi)了研究。
　　第四章為系統(tǒng)實(shí)現(xiàn)與結(jié)果分析。本章對(duì) FPGA數(shù)據(jù)捕獲過(guò)程進(jìn)行了研究；對(duì)時(shí)鐘抖動(dòng)算法進(jìn)行仿真驗(yàn)證，