嵌入式動態(tài)鎖存比較器與芯片級ESD設(shè)計.pdf

1、低功耗MEMS傳感器伺服電路ASIC芯片是將電容的變化通過測量電路轉(zhuǎn)換成電信號的變化，并將這個電信號進(jìn)行去噪放大然后輸出的專用讀出電路芯片。嵌入式動態(tài)鎖存器主要用來比較5階sigma-delta調(diào)制器的輸出信號與零電位的參考信號，輸出二進(jìn)制信號，提供給ASIC芯片數(shù)字部分作為時序產(chǎn)生模塊模式控制信號。本文是在國家十二五重大專項(20112x05008-005-04-02)的資助下完成的，項目要求：嵌入式動態(tài)鎖存比較器為5V和-5V的雙電

2、源供電，工作速度128KHz，可分辨5mV以下電壓，功耗小于1mW。
　　本文在分析目前比較器發(fā)展趨勢，研究傳統(tǒng)比較器基本原理和結(jié)構(gòu)的基礎(chǔ)上，根據(jù)項目要求設(shè)計了嵌入式動態(tài)鎖存比較器；同時，根據(jù)比較器設(shè)計要求，研究芯片級ESD保護(hù)電路的工作原理和選型原則，并設(shè)計了全芯片ESD防護(hù)網(wǎng)絡(luò)。具體研究工作如下：
　　設(shè)計了一種不帶失調(diào)存儲電路及多級前置運算放大器的嵌入式動態(tài)鎖存比較器電路，以其簡單的結(jié)構(gòu)，克服了傳統(tǒng)方法帶來的電路復(fù)雜、

3、整體功耗大、芯片面積大等缺陷；同時，這種結(jié)構(gòu)采用一套可控時鐘信號，減小了芯片功耗。設(shè)計中運用最小擺幅電路SMC、正反饋latch結(jié)構(gòu)，減小了輸入失調(diào)電壓，提高了電路精度。在嵌入式動態(tài)鎖存比較器的版圖設(shè)計中，對差分對管和電流源部分版圖的匹配進(jìn)行相應(yīng)優(yōu)化。差分輸入對管采用四方交叉版圖方法，匹配寄生電容電阻,提高差分輸入對管的匹配程度；電流源版圖采用共質(zhì)心的中心對稱方法來做匹配，更好的減小了熱效應(yīng)和工藝線性梯度的影響。
　　設(shè)計了輸入級

4、ESD保護(hù)電路、輸出級ESD保護(hù)電路和電源箝位ESD保護(hù)電路，實現(xiàn)了全芯片ESD保護(hù)網(wǎng)絡(luò)構(gòu)架。在全芯片ESD保護(hù)電路的版圖設(shè)計中，通過對ESD網(wǎng)絡(luò)放電路徑的分析，結(jié)合ESD器件流片經(jīng)驗，對ESD版圖畫法作了相應(yīng)優(yōu)化，以得到更佳的靜電防護(hù)效果。
　　嵌入式動態(tài)鎖存比較器已在MXIC 0.5μm CMOS標(biāo)準(zhǔn)工藝上得以流片實現(xiàn)，測試表明，128KHz的時鐘頻率下，輸入失調(diào)電壓9mV,分辨率2.63mV,芯片面積130μm×225μm，