90nm工藝高速低功耗SRAM的設計.pdf

1、隨著微電子技術的發(fā)展，嵌入式存儲器的設計在半導體設計中占據(jù)了很重要的一個分支。而隨著半導體工藝的不斷等比例縮小，嵌入式存儲器呈現(xiàn)出更高集成度、更快速、更低功耗的發(fā)展趨勢。而且目前數(shù)字設計的硅片中近80％面積用于存儲芯片，SRAM占各種存儲器總額的比重也不斷提高。SRAM作為半導體存儲器中的一類重要產(chǎn)品，在計算機、通信、多媒體等高速數(shù)據(jù)交換系統(tǒng)中得到了廣泛的應用。因此，對靜態(tài)隨機讀寫存儲器進行深入研究具有深遠的意義。SRAM的低功耗和快速

2、的數(shù)據(jù)存取的特點已經(jīng)使其發(fā)展勢頭強勁，同時SRAM集成的各種系統(tǒng)芯片也發(fā)展迅速。所以，在目前狀況下，深亞微米下高速低功耗GRAM的研究理所當然地成為了數(shù)字集成電路領域中的研究熱點之一。
　　本文第一章首先講述了半導體存儲器的分類，闡述了各種不同類型的存儲器的特點和工作原理。第二章進行了SRAM的體系結構分析，詳細說明了存儲陣列以及靈敏放大器、SRAM的譯碼電路和控制電路等外圍電路的結構及設計方法，并總結優(yōu)缺點，進行比較。第三章詳細

3、分析了GRAM基本存儲單元的組成結構及電路模式，說明了SRAM六管單元的工作原理，根據(jù)公式及仿真結果選擇并確定六個存儲管的W/L值，還分析了SRAM存儲單元的靜態(tài)噪聲容限(SNM)及SRAM的功耗。以六管單元為基礎，設計了一種高速低功耗的GRAM，工藝采用TSMC90nm工藝。而且根據(jù)需要設計了靈敏放大器、譯碼器等外圍電路，并對靈敏放大器做了詳細分析。還設計了一些具有特定功能的模塊電路。最后給出了整個電路的仿真結果。第四章從最優(yōu)化的角度

4、，對版圖的整體布局(floor-plan)、信號線布局(signal-plan)、外圍電路布局等做出了具體的分析與設計，為了確保版圖質(zhì)量，進行實際版圖設計的時候盡量采用了模塊和走線對稱的方式，并給出了整個設計的版圖。本文設計的SRAM容量為64K，讀出時間為3ns，寫入時間1ns，廣泛應用在二級緩存中，已經(jīng)準備tapeout。
　　設計中采用了一些塊選擇信號，對存儲陣列進行了分塊設計，靈敏放大器采用了經(jīng)典鎖存型的設計方法，譯碼器采