基于FPGA的數(shù)字頻率計設(shè)計與仿真.pdf_第1頁
已閱讀1頁，還剩61頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、本文綜述了頻率計的發(fā)展，介紹了測量頻率的常用方法，并進(jìn)行優(yōu)缺點比較后，選擇脈沖計數(shù)法作為本次設(shè)計的方法。由于計數(shù)法中內(nèi)部計數(shù)器的個數(shù)決定了頻率計的總量程，設(shè)計上中選擇七個計數(shù)器作為頻率計測量單位。闡述了查找表原理和結(jié)構(gòu)，給出了組合邏輯電路當(dāng)中，如果輸入量固定，那么輸出量也是相對固定的原理。對FPGA的數(shù)字邏輯實現(xiàn)原理進(jìn)行了相關(guān)分析，通過進(jìn)位邏輯將多個單元相連，可以由FPGA來實現(xiàn)復(fù)雜的邏輯，最后采用Verilog語言對數(shù)字頻率計各功能模

2、塊和系統(tǒng)進(jìn)行了設(shè)計仿真。
　　本文在QuartusⅡ軟件平臺上，采用Verilog語言設(shè)計了一種頻率范圍為1Hz～100MHz的高精度數(shù)字頻率計，頻率測量的相對誤差小于10-5，對本文設(shè)計的數(shù)字頻率計進(jìn)行了優(yōu)化，降低了頻率計的可見誤差，提高頻率測量精度，為了在1Hz～100MHz頻率范圍內(nèi)能夠達(dá)到較小的誤差，本文以100kHz為分界點，當(dāng)被測信號頻率小于100kHZ趨向低頻時，采用測周法，而當(dāng)被測信號頻率大于100kHz時趨向高頻

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論