軟件無線電數(shù)字下變頻器的設計與FPGA實現(xiàn).pdf

1、軟件無線電技術的提出,是無線通信技術繼數(shù)字化后的第二次革命。數(shù)字下變頻器是軟件無線電數(shù)字前端的重要組成部分。它工作在A/D之后,是軟件無線電把信號數(shù)字化的重要環(huán)節(jié)。它將數(shù)字中頻信號下變頻至零中頻信號,并使信號速率降至通用DSP器件能夠處理的速率。其發(fā)展影響著整個軟件無線電通信系統(tǒng)的性能。
　　 本論文主要完成的工作如下。首先,論文介紹了數(shù)字下變頻的基本理論,對數(shù)字下變頻器所涉及到的CIC、HB、FIR、Cordic和DA等理論做

2、了詳細的闡述。然后基于這些理論的研究,設計了基于FPGA的數(shù)字下變頻器。其性能指標為,最大輸入數(shù)據(jù)速率(等于輸入信號采樣率)fS為85Msps,最大系統(tǒng)處理時鐘fPRO為85MHz,信號帶寬為2MHz,輸入數(shù)據(jù)位寬為16bits,輸出數(shù)據(jù)位寬為26bits。本數(shù)字下變頻器從結構來說主要由兩部分組成,即數(shù)字混頻模塊和抽取濾波模塊。抽取濾波模塊又由三部分組成,5級CIC抽取濾波模塊完成8倍抽取功能,2級HB抽取濾波模塊完成4倍抽取功能,FI

3、R濾波模塊完成整形濾波功能。論文對各個功能模塊的實現(xiàn)進行了詳細的討論,對比了多種實現(xiàn)方法,選擇了最佳的FPGA實現(xiàn)方式。最終數(shù)字混頻模塊采用Cordic算法實現(xiàn),21次迭代的Cordic算法在完成本振信號產(chǎn)生的同時實現(xiàn)了數(shù)字混頻功能;256階的FIR濾波器采用優(yōu)化的DA算法實現(xiàn)。論文還考慮了各模塊之間的性能制約,對數(shù)字下變頻器各模塊的FPGA實現(xiàn)進行了性能分析。
　　 最后,論文通過編寫testbench和Matlab代碼兩種輸