嵌入式8位微控制器的設(shè)計.pdf

1、本文介紹了用自頂向下的方法設(shè)計嵌入式8位微控制器過程，詳細(xì)講述了集成電路設(shè)計中前端設(shè)計的各個階段，并以集成電路設(shè)計流程為序來組織本文的結(jié)構(gòu)。 本文從項目管理和設(shè)計兩個角度來具體描述系統(tǒng)級設(shè)計。系統(tǒng)級設(shè)計中的關(guān)鍵問題就是系統(tǒng)規(guī)格定義，它描述系統(tǒng)的所有細(xì)節(jié)，是整個項目的依據(jù)。用硬件描述語言(Verilog HDL)，在遵從代碼編寫規(guī)范的基礎(chǔ)上，將系統(tǒng)級設(shè)計中的所有功能模塊轉(zhuǎn)換成可綜合的RTL代碼，并對RTL代碼進(jìn)行仿真來驗證其功能的

2、正確性。根據(jù)系統(tǒng)規(guī)格定義開發(fā)出綜合約束腳本和靜態(tài)時序分析腳本，然后用綜合工具對驗證過的RTL代碼進(jìn)行邏輯綜合，將其轉(zhuǎn)換成與目標(biāo)工藝相關(guān)的門級網(wǎng)表，并用靜態(tài)時序分析工具對門級網(wǎng)表作全路徑的時序分析，來驗證所有時序路徑是否都能夠滿足時序要求。之后，再對經(jīng)過靜態(tài)時序分析工具驗證過的門級網(wǎng)表作門級仿真，并比較RTL，代碼與門級網(wǎng)表的仿真結(jié)果，來確認(rèn)仿真結(jié)果的一致性。 本文所研究的所有內(nèi)容都是具有實際意義，因為這是目前流行的集成電路的設(shè)計