eda流水燈電路課程設計

1、<p>　　課 程 設 計 說 明 書</p><p>　　課程設計名稱： EDA技術課程設計 </p><p>　　題 目： 流水燈電路設計 </p><p>　　學 生 姓 名： </p><p>　　專 業(yè)：

2、 信息工程 </p><p>　　學 號： </p><p>　　指 導 教 師： </p><p>　　日期：2014年 6月 17 日</p><p>　　摘要:本次設計要求采用可編程邏輯器件實現(xiàn)一個流水燈控制電

3、路，8個LED燈能連續(xù)發(fā)出三種不同的流水顯示形式，先是8個LED燈從左到右依次點亮，左邊亮四個，右邊亮四個，最后從中間往兩邊亮、兩邊往中間亮，實現(xiàn)了燈光的移動和閃亮效果，特別是用于夜晚裝飾，可以使我們的生活更為豐富多彩，同時也發(fā)揮出可編程器件的靈活性特點，可以改動電路實現(xiàn)多種效果。</p><p>　　流水燈是一串按一定的規(guī)律像流水一樣連續(xù)閃亮，流水燈控制是可編程控制器的一個應用，其控制思想在工業(yè)控制技術領域也同

4、樣適用。流水燈控制可用多種方法實現(xiàn)，但對現(xiàn)代可編程控制器而言，基于EDA技術的流水燈設計也是很普遍的。</p><p>　　關鍵字：EDA,CPLD,LED,狀態(tài)機；</p><p>　　Abstract: The design requirements by using the programmable logic device implements a water light cont

5、rol circuit, eight LED lights out for three different water display form, The first 8 LED lights lit up sequentially from left to right, the left four bright bright,right four, finally from the middle to both sides, both

6、 sides to the middle of the brightlight, realize the middle of mobile and ablaze effect, especially used for decoration, night can make our life more rich and colorful, also play</p><p>　　Water lamp is a str

7、ing of according to certain rules for shining, like water flowing water light control is a programmable controller, the control application in industrial control technology thought also applies. Water light control metho

8、d can be used DuoZhong, but for modern programmable controller based on the technology for EDA water lamp design also is very common. </p><p>　　Key word: EDA, CPLD, LED, state machine; </p><p>&

9、lt;b>　　目 錄</b></p><p><b>　　1、前言1</b></p><p>　　1.1EDA技術介紹1</p><p>　　1.2 Verilog HDL簡介1</p><p>　　2、總體方案設計2</p><p>　　2.2 設計方案比較2&l

10、t;/p><p>　　2.3 方案論證2</p><p>　　2.4 方案選擇3</p><p>　　3、單元模塊設計4</p><p>　　3.1 CPLD系統(tǒng)電路4</p><p>　　3.1.1 時鐘電路4</p><p>　　3.1.2 JTAG下載電路4</p>

11、;<p>　　3.2 LED燈輸出電路5</p><p>　　3.3 電源模塊電路設計5</p><p>　　4、特殊器件的介紹7</p><p>　　4.1 CPLD器件介紹7</p><p><b>　　5、軟件實現(xiàn)8</b></p><p>　　5.1 軟件設

12、計的程序8</p><p>　　6、系統(tǒng)仿真及調試10</p><p><b>　　6.1仿真10</b></p><p><b>　　6.2 調試12</b></p><p>　　7.1 設計小結13</p><p>　　7.2 設計收獲13</p&g

13、t;<p>　　7.3 致謝14</p><p><b>　　8、參考文獻15</b></p><p>　　附錄一：CPLD中頂層模塊連接圖16</p><p><b>　　1、前言</b></p><p>　　1.1EDA技術介紹</p><p>　　

14、EDA是電子設計自動化（Electronic Design Automation）縮寫，是90年代初從CAD（計算機輔助設計）、CAM（計算機輔助制造）、CAT（計算機輔助測試）和CAE（計算機輔助工程）的概念發(fā)展而來的。EDA技術是以計算機為工具，根據(jù)硬件描述語言HDL（ Hardware Description language）完成的設計文件，自動地完成邏輯編譯、化簡、分割、綜合及優(yōu)化、布局布線、仿真以及對于特定目標芯片的適配編譯

15、和編程下載等工作。 </p><p>　　1.2 Verilog HDL簡介</p><p>　　Verilog HDL是一種硬件描述語言（HDL:Hardware Discription Language），是一種以文本形式來描述數(shù)字系統(tǒng)硬件的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)

16、字邏輯系統(tǒng)所完成的邏輯功能。Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關級的多種抽象設計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對象的復雜性可以介于簡單的門和完整的電子數(shù)字系統(tǒng)之間。數(shù)字系統(tǒng)能夠按層次描述，并可在相同描述中顯式地進行時序建模。Verilog HDL 語言具有下述描述能力：設計的行為特性、設計的數(shù)據(jù)流特性、設計的結構組成以及包含響應監(jiān)控和設計驗證方面的時延和波形產(chǎn)生機制。所有這些都使用同一種建模語言。此外

17、，Verilog HDL語言提供了編程語言接口，通過該接口可以在模擬、驗證期間從設計外部訪問設計，包括模擬的具體控制和運行。這個語言的敘述之子集合是可合成(synthesizable)。如果在一個電路設計的模組中僅包含可合成的敘述,那么這個電路設計就可以被適當?shù)能浖?轉換合成為電腦芯片的電路。</p><p><b>　　1.3流水彩燈介紹</b></p><p>　

18、　隨著現(xiàn)在社會日益變化，人們對生活質量的要求越來越高，在物欲橫流的今天，簡單呆板的設計已經(jīng)不能滿足現(xiàn)在人們的審美要求。而如今在許多場合可以看到彩色霓虹燈，LED彩燈由于其豐富的燈光色彩，低廉的造價以及控制簡單等特點而得到廣泛的應用，用彩燈裝飾街道和建筑已經(jīng)成為一種時尚。但是現(xiàn)在大多數(shù)彩燈控制器結構往往很多，電路復雜，功率消耗過多等缺點。此外，從功能效果，燈亮模式少，且效果單一，缺乏用戶可操作性，影響燈亮效果。而本設計采用CPLD芯片，外

19、圍電路簡單，元件少只要顯示的LED燈和按鍵。與普通LED燈相比，具有體積小，價格低，低能耗等優(yōu)點。</p><p><b>　　2、總體方案設計</b></p><p><b>　　2.1 設計內容</b></p><p>　　流水燈是一串按一定的規(guī)律像流水一樣連續(xù)閃亮，流水燈控制是可編程控制器的一個應用，其控制思想在工

20、業(yè)控制技術領域也同樣適用。流水燈控制可用多種方法實現(xiàn)，但對現(xiàn)代可編程控制器而言，基于EDA技術的流水燈設計也是很普遍的。要求采用可編程邏輯器件實現(xiàn)一個流水燈控制電路，8個LED燈能連續(xù)發(fā)出三種不同的流水顯示形式，先是8個LED燈全滅全亮，然后從左到右依次點亮，其次從中間往兩邊亮、兩邊往中間亮，實現(xiàn)了燈光的移動和閃亮效果，特別是用于夜晚裝飾，可以使我們的生活更為豐富多彩，同時也發(fā)揮出可編程器件的靈活性特點，可以改動電路實現(xiàn)多種效果。<

21、;/p><p>　　2.2 設計方案比較</p><p>　　方案一：本方案采用的是CPLD芯片及外圍電路實現(xiàn)。系統(tǒng)總體構成包括最小系統(tǒng)部分、時鐘輸入、LED燈顯示部分共三個模塊，工作原理為，時鐘輸入后，并在CPLD中譯碼輸出，8個LED燈就流水顯示CPLD中設置的各種花型。其框圖如圖2-1：</p><p>　　圖2-1 基于CPLD實現(xiàn)流水燈控制框圖</p

22、><p>　　方案二：由數(shù)電的邏輯器件來實現(xiàn)流水燈控制電路的設計，由555多諧振蕩器提供穩(wěn)定脈沖，74190芯片控制異步并行置入控制端分別構成二進制加/減計數(shù)器，74191芯片控制異步并行置入控制端改裝成十一進制加/減計數(shù)器。這里用3個555多諧振蕩器提供3種頻率達到分頻效果。74190十進制加/減計數(shù)器一片用來計數(shù)和輸出信號通過譯碼器直接輸出控制彩燈，74191改成十一進制加/減計數(shù)器用來達到10秒間歇1次，間歇時

23、間為1秒的目的。而控制流速用滑動變阻器調節(jié)電阻來改變輸入脈沖頻率，進而改變彩燈流速，其框圖如圖2-2所示：</p><p>　　圖2-2 數(shù)電實現(xiàn)流水燈控制框圖</p><p><b>　　2.3 方案論證</b></p><p>　　方案一：該方案是使用復雜可編程邏輯器件的CPLD芯片實現(xiàn)。實現(xiàn)起來比較簡單，一些功能模塊在CPLD里面用V

24、erilog HDL編程實現(xiàn)，比如分頻器、優(yōu)先編碼器、顯示譯碼器及其控制電路等；并且外圍電路簡單，元件少，只要顯示的LED燈和按鍵。此方案最大的優(yōu)點在與可以很隨意功能擴展，增加LED組數(shù)，修改方便，可以很容易在QuetusII 中仿真系統(tǒng)工作時序。</p><p>　　方案二：該系統(tǒng)是利用數(shù)字電路中的編碼、譯碼、觸發(fā)器實現(xiàn)。這種小規(guī)模數(shù)字電路搭建起來比較復雜。在設計中用到的芯片多，控制復雜，功耗大，在一些小型的設

25、計中還可以，電路稍微復雜，則很難控制其時序。</p><p><b>　　2.4 方案選擇</b></p><p>　　結合現(xiàn)代人民生活水平的提升，流水燈的應用在各個領域，如節(jié)日的彩燈，娛樂場所的彩燈，裝飾品等，流水燈整體性能的提升，也對其各個部件的性能提出了更高的要求，而且要維護方便，調試簡單，穩(wěn)定性要好，功耗低，結合本設計的要求及綜合以上比較的情況，我們選擇了基

26、于CPLD的流水燈控制電路方案。</p><p><b>　　3、單元模塊設計</b></p><p>　　3.1 CPLD系統(tǒng)電路</p><p>　　CPLD(Complex Programmable Logic Device)復雜可編程邏輯器件，是從PAL和GAL器件發(fā)展出來的器件，相對而言規(guī)模大，結構復雜，屬于大規(guī)模集成電路范圍。是

27、一種用戶根據(jù)各自需要而自行構造邏輯功能的數(shù)字集成電路。其基本設計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應的目標文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標芯片中，實現(xiàn)設計的數(shù)字系統(tǒng)。CPLD主要是由可編程邏輯宏單元(MC，Macro Cell)圍繞中心的可編程互連矩陣單元組成。其中MC結構較復雜，并具有復雜的I/O單元互連結構，可由用戶根據(jù)需要生成特定的電路結構，完成一定的功能。CPLD器件具有速度快、

28、功耗低、保密性好、程序設計靈活、抗干擾能力強、與外圍電路接口方便等特點，越來越多的應用于各種工控、測量、儀器儀表等方面。本系統(tǒng)使用的是ALTERA公司的MAXⅡEPM240。要讓其工作，必須附加時鐘電路和JTAG下載電路構成最小系統(tǒng)。</p><p>　　3.1.1 時鐘電路</p><p>　　MAXⅡEPM240的時鐘電路比較簡單，在其18腳輸入時鐘信號即可。本系統(tǒng)采用的20M有源晶振

29、。3.3V電源電壓對其供電，其原理圖如圖3.1所示：</p><p>　　圖3.1 晶振電路</p><p>　　3.1.2 JTAG下載電路</p><p>　　JTAG下載電路是為MAXⅡEPM240在程序用的，其原理圖如圖3.2所示：</p><p>　　圖3-2 JTAG下載電路</p><p>　　3.2

30、 LED燈輸出電路</p><p>　　8個LED燈來顯示各種流水的花型，其電路圖如3.3所示：</p><p>　　圖3-3 LED燈輸出電路</p><p>　　3.3 電源模塊電路設計</p><p>　　電源電路主要是為系統(tǒng)提供電源，因為CPLD是3.3V，故整個系統(tǒng)用3.3V，用一個LM7805穩(wěn)壓產(chǎn)生一個5V電壓，然后通過L

31、M1117降壓為系統(tǒng)需要的標準3.3V。</p><p>　　外接6~8V直流電壓輸入，通過二極管整流，電容C濾波后送入LM7805穩(wěn)壓，一路送入LM1117中降壓，一路送入蜂鳴器提供驅動。原理圖如下圖3.5和3.6所示：</p><p>　　圖3.5 5V電源電路</p><p>　　圖3.6 3.3V電源電路</p><p>　　LM

32、1117是一個低壓差電壓調節(jié)器系列。其壓差在1.2V輸出，負載電流為800mA時為1.2V。它與國家半導體的工業(yè)標準器件LM317有相同的管腳排列。LM1117有可調電壓的版本，通過2個外部電阻可實現(xiàn)1.25～13.8V輸出電壓范圍。另外還有5個固定電壓輸出（1.8V、2.5V、2.85V、3.3V和5V）的型號。LM1117提供電流限制和熱保護。電路包含1個齊納調節(jié)的帶隙參考電壓以確保輸出電壓的精度在±1%以內。LM1117

33、系列具有LLP、TO.263、SOT.223、TO.220和TO.252 D.PAK封裝。輸出端需要一個至少10uF的鉭電容來改善瞬態(tài)響應和穩(wěn)定性。</p><p><b>　　4、特殊器件的介紹</b></p><p>　　4.1 CPLD器件介紹</p><p>　　CPLD(Complex Programmable Logic Devi

34、ce)復雜可編程邏輯器件，是從PAL和GAL器件發(fā)展出來的器件，相對而言規(guī)模大，結構復雜，屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構造邏輯功能的數(shù)字集成電路。其基本設計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應的目標文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標芯片中，實現(xiàn)設計的數(shù)字系統(tǒng). </p><p>　　CPLD主要是由可編程邏輯宏單元(MC，Macro Cell

35、)圍繞中心的可編程互連矩陣單元組成。其中MC結構較復雜，并具有復雜的I/O單元互連結構，可由用戶根據(jù)需要生成特定的電路結構，完成一定的功能。由于CPLD內部采用固定長度的金屬線進行各邏輯塊的互連，所以設計的邏輯電路具有時間可預測性，避免了分段式互連結構時序不完全預測的缺點。</p><p>　　20世紀70年代，最早的可編程邏輯器件--PLD誕生了。其輸出結構是可編程的邏輯宏單元，因為它的硬件結構設計可由軟件完成

36、（相當于房子蓋好后人工設計局部室內結構），因而它的設計比純硬件的數(shù)字電路具有很強的靈活性，但其過于簡單的結構也使它們只能實現(xiàn)規(guī)模較小的電路。為彌補PLD只能設計小規(guī)模電路這一缺陷，20世紀80年代中期，推出了復雜可編程邏輯器件--CPLD。目前應用已深入網(wǎng)絡、儀器儀表、汽車電子、數(shù)控機床、航天測控設備等方面。</p><p>　　它具有編程靈活、集成度高、設計開發(fā)周期短、適用范圍寬、開發(fā)工具先進、設計制造成本低、

37、對設計者的硬件經(jīng)驗要求低、標準產(chǎn)品無需測試、保密性強、價格大眾化等特點，可實現(xiàn)較大規(guī)模的電路設計，因此被廣泛應用于產(chǎn)品的原型設計和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。幾乎所有應用中小規(guī)模通用數(shù)字集成電路的場合均可應用CPLD器件。CPLD器件已成為電子產(chǎn)品不可缺少的組成部分，它的設計和應用成為電子工程師必備的一種技能。CPLD器件具有速度快、功耗低、保密性好、程序設計靈活、抗干擾能力強、與外圍電路接口方便等特點，越來越多的應用于各

38、種工控、測量、儀器儀表等方面。</p><p><b>　　5、軟件實現(xiàn)</b></p><p>　　通過至頂向下（TOP--DOWN）的設計方法，我們對電路的設計要求作了分析，從電路要實現(xiàn)的功能著手，逐層分析電路設計的步驟，再具體到各個模塊的設計實現(xiàn)以及各模塊實現(xiàn)方案的選擇。從本設計的電路要求，分析出程序及狀態(tài)圖如下。</p><p>　　5

39、.1 軟件設計的程序</p><p>　　module liushuiled(clk20M,reset,z,clk1hz);</p><p>　　input clk20M;</p><p>　　output reg[7:0] z;</p><p>　　output clk1hz;</p><p>　　input re

40、set;</p><p>　　reg[4:0] state; reg[23:0]count;</p><p>　　wire clk1hz;</p><p>　　parameters0=0,s1=1,s2=2,s3=3,s4=4,s5=5,s6=6,s7=7,s8=8,s9=9,</p><p>　　s10=10,s11=11,s12=12,

41、s13=13,s14=14,s15=15,s16=16,s17=17,</p><p>　　s18=18,s19=19;</p><p>　　always @(posedge clk20M)</p><p><b>　　begin</b></p><p>　　count<=count+1;</p>&

42、lt;p><b>　　end</b></p><p>　　assign clk1hz=count[5];</p><p>　　always @(posedge clk1hz)</p><p>　　begin if(reset) state<=s0;</p><p>　　else case(state)<

43、;/p><p>　　s0: state<=s1; s1: state<=s2;</p><p>　　s2: state<=s3; s3: state<=s4;</p><p>　　s4: state<=s5; s5: state<=s6;</p><p>　　s6: state<=s7;

44、s7: state<=s8;</p><p>　　s8: state<=s9; s9: state<=s10;</p><p>　　s10: state<=s11; s11:state<=s12;</p><p>　　s12: state<=s13; s13:state<=s14;</p><

45、p>　　s14: state<=s15; s15:state<=s16;</p><p>　　s16: state<=s17; s17:state<=s18;</p><p>　　s18: state<=s19; s19:state<=s0;</p><p>　　default: state<=s0;<

46、;/p><p><b>　　endcase</b></p><p><b>　　end</b></p><p>　　always @ (state)</p><p>　　begin case(state)</p><p>　　s0:z<=8'b10000000;

47、</p><p>　　s1:z<=8'b11000000;</p><p>　　s2:z<=8'b11100000;</p><p>　　s3:z<=8'b11110000;</p><p>　　s4:z<=8'b11111000;</p><p>　　s5:z&

48、lt;=8'b11111100;</p><p>　　s6:z<=8'b11111110;</p><p>　　s7:z<=8'b11111111;</p><p>　　s8:z<=8'b00000000;</p><p>　　s9:z<=8'b11110000;</p&g

49、t;<p>　　s10:z<=8'b00001111;</p><p>　　s11:z<=8'b10000001;</p><p>　　s12:z<=8'b11000011;</p><p>　　s13:z<=8'b11100111;</p><p>　　s14:z<

50、=8'b11111111;</p><p>　　s15:z<=8'b00000000;</p><p>　　s16:z<=8'b00011000;</p><p>　　s17:z<=8'b00111100;</p><p>　　s18:z<=8'b01111110;</p&

51、gt;<p>　　s19:z<=8'b11111111;</p><p>　　default:z<=8'b00000000;</p><p><b>　　endcase;</b></p><p><b>　　end</b></p><p><b>

52、　　endmodule</b></p><p><b>　　6、系統(tǒng)仿真及調試</b></p><p><b>　　6.1仿真</b></p><p>　　通過QuartusII軟件，進行了仿真，其仿真波形如下圖6-1所示：</p><p>　　圖6-1 波形仿真圖</p>

53、<p>　　由設計要求可知，本設計要求采用可編程邏輯器件實現(xiàn)一個流水燈控制電路，8個LED燈能連續(xù)發(fā)出三種不同的流水顯示形式，先是8個LED燈從左到右依次點亮，然后左邊亮4個，右邊亮4個，最后從中間往兩邊亮、兩邊往中間亮，實現(xiàn)燈光的移動和閃亮效果，從仿真的波形可以看出，實現(xiàn)了相應的功能。</p><p>　　在QuartusII軟件中利用硬件描述語言描述電路后，用RTL Viewers生成的對應的電

54、</p><p><b>　　路圖如6-2所示：</b></p><p>　　圖6-2 用RTL Viewers生成的電路</p><p><b>　　6.2 調試</b></p><p>　　在QuartusII軟件中，通過對所設計的硬件描述語言代碼進行波形仿真后，達到了預期效果，于是，我們在該

55、軟件上進行下載配置設置。調試過程為在線調試。在通過調試中，我們發(fā)現(xiàn)了很多問題，現(xiàn)歸納如下：</p><p>　　在軟件上能實現(xiàn)仿真的程序不一定在硬件電路上就能運行，原因有很多，這里是由于電路中的時鐘頻率太快，若不增加一個分頻電路，燈閃爍時間太快，肉眼無法觀察，故設計了一個20MHZ到1HZ的分頻電路。</p><p>　　由于分頻的運算很大，故增加分頻電路后，在QuartusII軟件中則不

56、能進行正確的仿真，可以直接將程序下載到電路板上去調試。</p><p><b>　　7、總結</b></p><p><b>　　7.1 設計小結</b></p><p>　　通過這次課程設計，我拓寬了知識面，鍛煉了能力，綜合素質得到較大提高。而安排課程設計的基本目的，是在于通過理論與實際的結合、人與人的溝通，進一步提

57、高思想覺悟和領悟力。尤其是觀察、分析和解決問題的實際工作能力。它的一個重要功能，在于運用學習成果，檢驗學習成果。運用學習成果，把課堂上學到的系統(tǒng)化的理論知識，嘗試性地應用于實際設計工作，并從理論的高度對設計工作的現(xiàn)代化提出一些有針對性的建議和設想。檢驗學習成果，看一看課堂學習與實際工作到底有多大距離，并通過綜合分析，找出學習中存在的不足，以便為完善學習計劃，改變學習內容與方法提供實踐依據(jù)。實際能力的培養(yǎng)至關重要，而這種實際能力的培養(yǎng)單靠

58、課堂教學是遠遠不夠的，必須從課堂走向實踐。這也是一次預演和準備畢業(yè)設計工作。通過課程設計，讓我們找出自身狀況與實際需要的差距，并在以后的學習期間及時補充相關知識，為求職與正式工作做好充分的知識、能力準備，從而縮短從校園走向社會的心理轉型期。課程設計促進了我系人才培養(yǎng)計劃的完善和課程設置的調整。課程設計之后，我們普遍感到不僅實際動手說，這應該是個警示，在剩下的大學生活里，我應該好好珍惜，好好學習各方面的知識。</p><

59、;p><b>　　7.2 設計收獲</b></p><p>　　通過對流水燈的制作，清楚地看到了自己在EDA方面知識的薄弱，各個知識點沒有聯(lián)會貫穿，EDA基礎知識的掌握也不夠牢固。通過本次設計，我們在對EDA這門技術上有了更深刻的認識，也從實踐的例子中去感受到了EDA設計給我們設計帶來的改變與進步，充分體會到了實際操作的重要性。通過這次課程設計，可以很好的把各個章節(jié)的模塊融合到一起，

60、對以后的學習，設計很有幫助，讓我感覺自己在動手操作方面有質上的飛躍。我們不僅掌握QuartusII軟件的使用，與此同時，我們還對電子設計的思路有了更多的認識。通過對EDA設計中的TOP-DOWN設計方式的運用，體會到了對于一個大型系統(tǒng)的設計方案選取應從頂向下的設計思路，這與傳統(tǒng)的至底向上的設計方式有很大改進，且設計效率得到大大提高。通過這次的實驗，理解了電子技術設計的設計方法和流程，夯實了QuartusII的操作流程。經(jīng)過將近一周時間的

61、自我學習做設計，課程設計過程中我不僅檢驗了我以往所學習的理論知識，而且還豐富了課外知識學到了許多在課上沒有學過的東西，更重要是經(jīng)驗。這份寶貴的經(jīng)驗為以后我們步入社會也奠定了基礎。</p><p>　　通過這次設計，我的多方面都有所提高，體會到了自己單獨做設計時的能力不足，以及綜合運用知識的能力，體會了學以致用、突出自己勞動成果的喜悅心情，從中發(fā)現(xiàn)自己平時學習的不足和薄弱環(huán)節(jié)，從而加以彌補，還有再此期間我通過查閱資

62、料上網(wǎng)搜索有學習到了許多課上學不到的東西，當然對學過的知識也是一種鞏固。很顯然，任何的實踐活動，都不可能閉門造車，是必須去吸取前人的實踐經(jīng)驗，這就要求在課程設計的過程中，從網(wǎng)絡上，從圖書館，借尋相關資料書籍等，有力地指導課程設計。進一步認清了畢業(yè)走向。這就要求在最后的大學時間里，要繼續(xù)夯實相關的理論知識，繼續(xù)多動手操作，提高具體的實踐操作能力，為即將畢業(yè)的工作出路，做好充分的準備。</p><p><b&g

63、t;　　7.3 致謝</b></p><p>　　在老師們的辛勤指導下，我們小組同學積極討論和思考，完成本此課程設計，此次設計，使我們受益匪淺。在此我要感謝電氣信息學院提供這次課程設計的機會；感謝電氣信息學院各位老師的幫組。在這里我要特別感謝**老師，在我們的設計過程中，至始至終都得到了**老師的悉心指導，我的設計才得以順利完成。</p><p><b>　　8、參

64、考文獻</b></p><p>　　[1] 黃繼昌. 控制專用集成電路及其應用 人民郵電出版社. 2006.7</p><p>　　[2] 陳賾 CPLD/FPGA與ASIC設計實踐教程 科學出版社 2005.8</p><p>　　[3] 康華光 電子技術基礎 高等教育出版社 2000</p><p>　　[4] 謝自美