畢業(yè)論文-基于fpga的lcd12864的驅(qū)動(dòng)設(shè)計(jì)【精校排版】

1、<p>　　本科畢業(yè)設(shè)計(jì)（論文）</p><p><b>　?。?0 屆）</b></p><p>　　基于FPGA的LCD12864的驅(qū)動(dòng)設(shè)計(jì)</p><p><b>　　目 錄</b></p><p><b>　　摘要.Ⅲ</b></p>&l

2、t;p>　　Abstract.Ⅳ</p><p>　　第一章 緒 論1</p><p>　　1.1 課題背景2</p><p>　　1.2 國(guó)內(nèi)外市場(chǎng)發(fā)展情況及趨勢(shì)2</p><p>　　1.3 課題意義與目標(biāo)3</p><p>　　1.4 本課題主要研究?jī)?nèi)容結(jié)構(gòu)安排4</p>

3、<p>　　第二章 系統(tǒng)的硬件結(jié)構(gòu).5</p><p>　　2.1 課題系統(tǒng)整體結(jié)構(gòu)5</p><p>　　2.2 FPGA簡(jiǎn)介及其實(shí)現(xiàn)的設(shè)計(jì)7</p><p>　　2.2.1 FPGA簡(jiǎn)介7</p><p>　　2.2.2 FPGA的實(shí)現(xiàn)設(shè)計(jì)的方法8</p><p>　　2.3 L

4、CD技術(shù)及12864點(diǎn)整液晶顯示器簡(jiǎn)介9</p><p>　　2.3.1 LCD技術(shù)9</p><p>　　2.3.2 LCD12864點(diǎn)整液晶顯示器簡(jiǎn)介11</p><p>　　2.3.3 點(diǎn)陣LCD的顯示原理16</p><p>　　2.4 QuatusⅡ軟件簡(jiǎn)介17</p><p>　　2.5

5、 VerilogHDL硬件描述語(yǔ)言簡(jiǎn)介18</p><p>　　2.6 FPGA的LCD 12684的控制設(shè)計(jì)19</p><p>　　第三章 FPGA的LCD 12864驅(qū)動(dòng)的設(shè)計(jì)及實(shí)現(xiàn)21</p><p>　　3.1 接口電路設(shè)計(jì)21</p><p>　　3.2 工作原理圖及程序22</p><p&g

6、t;　　3.2.1 工作原理圖22</p><p>　　3.2.2 工作源程序22</p><p>　　3.3 模塊的測(cè)試與使用方法23</p><p>　　3.3.1 模塊的使用方法23</p><p>　　3.3.2 圖像模塊的顯示23</p><p>　　3.4 進(jìn)行仿真分析24</p&

7、gt;<p>　　第四章 課題總結(jié)評(píng)估26 </p><p>　　4.1 本課題總結(jié)26</p><p>　　4.2 本課題個(gè)人評(píng)估26</p><p><b>　　參考文獻(xiàn)27</b></p><p><b>　　致 謝28</b></p><

8、;p><b>　　附 錄29</b></p><p>　　基于FPGA的LCD12864的驅(qū)動(dòng)設(shè)計(jì)</p><p><b>　　摘要</b></p><p>　　隨著科學(xué)技術(shù)的飛速發(fā)展，社會(huì)生產(chǎn)力的提高，電視技術(shù)和計(jì)算機(jī)技術(shù)已成為現(xiàn)代信息傳播和信息處理的重要手段。視屏圖像疊加是多媒體技術(shù)應(yīng)用領(lǐng)域之一，是電視技

9、術(shù)與計(jì)算機(jī)技術(shù)結(jié)合的產(chǎn)物。視屏符號(hào)疊加技術(shù)是視屏圖像疊加技術(shù)的一個(gè)分支，它在原來(lái)的電視圖像信號(hào)上實(shí)現(xiàn)疊加字符信息。及時(shí)給出和增加了原畫(huà)面無(wú)法表達(dá)或無(wú)法明確表達(dá)的信息，使畫(huà)面圖文清晰、美觀(guān)，從而獲得了廣泛的使用。</p><p>　　本課題的主要任務(wù)是設(shè)計(jì)基于FPGA的LCD12864控制器的設(shè)計(jì)。 控制器部分采用VHDL語(yǔ)言來(lái)進(jìn)行編寫(xiě)，主題程序主要用狀態(tài)機(jī)作為主要控制方式，圖像顯示和字符顯示是該控制器的主要部分

10、。在的顯示功能上采用顯示控制模塊與字符調(diào)用RAM相結(jié)合的方式，使其能方便的調(diào)用液晶自帶文字庫(kù)來(lái)顯示字符，而圖片顯示模塊則通過(guò)特殊的理算法解決了圖像顯示緩沖區(qū)X地址不斷移位以及上下半屏分開(kāi)的問(wèn)題，通過(guò)讀取圖片ROM來(lái)顯示圖片。最后實(shí)現(xiàn)使用FPGA在LCD上的任意位置顯示任意的16*16像素的中文字符以及16*8的英文字符，另外要能根據(jù)輸入數(shù)據(jù)的變化同步變化LCD上顯示的內(nèi)容。同時(shí)要能將儲(chǔ)存模塊中的圖片數(shù)據(jù)正常地顯示在LCD上。本課題的研究

11、有助于關(guān)于FPGA系列產(chǎn)品的研發(fā)，特別是LCD產(chǎn)品的研發(fā)。由于這些模塊的通用性，使更多的采用FPGA產(chǎn)品上出現(xiàn)了LCD，大大使其一體化，為我們行業(yè)與生活帶來(lái)了新的變化。</p><p>　　關(guān)鍵詞： FPGA；LCD12864；圖像；字符；控制器 </p><p>　　The LCD12864 Driver Based On FPGA Design</p><p>

12、<b>　　Abstract</b></p><p>　　With the development of science and technology, social productivity improvement, TV technology and computer technology has become the modern information communication a

13、nd information processing main means. Monitor the image of multimedia technology application domain superposition is one of television and computer technology is the combination of. Tap tap symbols superposition techniqu

14、e is a branch of images stacking technique, it in the original TV image signal superimposed character informatio</p><p>　　This topic is the task is to design based on FPGA LCD12864 the controller design. Con

15、troller part adopts VHDL language to write, theme procedure mainly use state machine as the main control mode, image display and character display is the main part of the controller. The display in used on display and co

16、ntrol module and character calls the way of the combination of the RAM, making it convenient to call LCD display character library to own words and pictures showed module, through the special rea</p><p>　　Ke

17、ywords: FPGA，LCD12864，Image，Character，Controller</p><p><b>　　第一章 緒論</b></p><p><b>　　1.1 課題背景</b></p><p>　　目前以硬件描述語(yǔ)言（Verilog或VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過(guò)簡(jiǎn)單的綜合與布局，快速的

18、燒錄到FPGA上進(jìn)行測(cè)試，是現(xiàn)代IC設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯原件可以被用來(lái)實(shí)現(xiàn)一些基本的邏輯門(mén)電路（如NOT、OR、AND等）或者更復(fù)雜的一些組合功能。但在大多數(shù)的FPGA里面，這些可編輯的原件里也包含記憶原件（如觸發(fā)器）或者其他更加完整的記憶快。系統(tǒng)設(shè)計(jì)師可以根據(jù)需要通過(guò)可編輯的連接幫FPGA內(nèi)部的邏輯塊進(jìn)行連接，就好像是一個(gè)電路板被放到芯片里一樣。</p><p>　　FPGA一般比專(zhuān)用芯片（ASIC）

19、的速度慢，無(wú)法進(jìn)行復(fù)雜的的設(shè)計(jì)，而且會(huì)消耗更多的能量。但是他們可也快速成品、可以修改程序中的錯(cuò)誤，而起價(jià)錢(qián)也比較便宜。所以廠(chǎng)商會(huì)一般會(huì)使用編寫(xiě)較差得FPGA。</p><p>　　早在1980年代中期，F(xiàn)PGA已近早CPLD設(shè)備中扎根。CPLD和FPGA包括了一些相對(duì)大數(shù)量的可編輯邏輯單元。CPLF邏輯門(mén)得密度在幾千到幾萬(wàn)邏輯單元之間，而FPGA卻在幾萬(wàn)到幾百萬(wàn)之間。CPLD和FPGA的主要區(qū)別是他們的系統(tǒng)結(jié)構(gòu)。

20、這系統(tǒng)結(jié)構(gòu)由一個(gè)或者多個(gè)可編輯的結(jié)果之和的邏輯組列和一些想多少量的鎖定寄存器。這樣的結(jié)果是缺乏編輯靈活性，但是卻又可能預(yù)計(jì)的延遲時(shí)間和邏輯單元對(duì)連接單元高比率的優(yōu)點(diǎn)。而FPGA卻是有很多連接單元，這樣雖然讓它可以更加靈活的編輯。</p><p>　　本課題主要任務(wù)是設(shè)計(jì)基于FPGA的LCD12864控制器的設(shè)計(jì)?？刂破鞑糠植捎肰HDL語(yǔ)言來(lái)進(jìn)行編寫(xiě)，主題程序主要用狀態(tài)機(jī)作為主要控制方式，圖像顯示和字符顯示是該控制

21、器的主要部分。在顯示功能上采用顯示控制模塊與字符調(diào)用RAM相結(jié)合的方式，使其能方便的調(diào)用液晶自帶文字庫(kù)來(lái)顯示字符，而圖片顯示模塊則通過(guò)特殊的理算法解決了圖像顯示緩沖區(qū)X地址不斷移位以及上下半屏分開(kāi)的問(wèn)題，通過(guò)讀取圖片ROM來(lái)顯示圖片。最后實(shí)現(xiàn)使用FPGA在LCD上的任意位置顯示任意的16*16像素的中文字符以及16*8的英文字符，另外要能根據(jù)輸入數(shù)據(jù)的變化同步變化LCD上顯示的內(nèi)容。同時(shí)要能將儲(chǔ)存模塊中的圖片數(shù)據(jù)正常地顯示在LCD上。本

22、課題的研究有助于關(guān)于FPGA系列產(chǎn)品的研發(fā)，特別是LCD產(chǎn)品的研發(fā)。由于這些模塊的通用性，使更多的采用FPGA產(chǎn)品上出現(xiàn)了LCD，大大使其一體化，為我們行業(yè)與生活帶來(lái)了新的變化。</p><p>　　1.2 國(guó)內(nèi)外市場(chǎng)發(fā)展情況及趨勢(shì)</p><p>　　高清晰TV（HDTV）是液晶顯示（LCD）技術(shù)的最新應(yīng)用領(lǐng)域，它比標(biāo)準(zhǔn)LCD技術(shù)需要更高的分辨率，而數(shù)據(jù)速率和功耗也增加了。因?yàn)樘岣吡藬?shù)

23、據(jù)速率，所以高速運(yùn)動(dòng)視頻需要專(zhuān)門(mén)的圖像處理算法。這些算法可以在現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）中實(shí)現(xiàn)，將數(shù)字視頻信號(hào)正確的轉(zhuǎn)換、映射在顯示面板上。LCD設(shè)計(jì)人員采用FPGA，可以靈活的重新配置圖像處理算法，在相同硬件平臺(tái)上，使所有產(chǎn)品中不同尺寸的LCD能夠適應(yīng)不斷增加的數(shù)據(jù)速率。特別是在數(shù)字消費(fèi)類(lèi)市場(chǎng)上，F(xiàn)PGA能夠?yàn)閿?shù)字電視和顯示提供最有效的成本、性能和靈活性均衡方案。LCD TV制造商可以充分利用FPGA技術(shù)，實(shí)現(xiàn)產(chǎn)品及時(shí)面市，使產(chǎn)品迅

24、速進(jìn)入零售渠道，在競(jìng)爭(zhēng)中占據(jù)最有利地位。一個(gè)LCD系統(tǒng)可以圍繞FPGA展開(kāi)設(shè)計(jì)，其中運(yùn)行實(shí)時(shí)嵌入式操作系統(tǒng)的FPGA協(xié)處理器控制整個(gè)顯示設(shè)備。研究人員不僅可以在顯示的中心控制部分采用FPGA，在專(zhuān)用處理數(shù)據(jù)通道上也可以采用FPGA。比如，F(xiàn)PGA非常適合實(shí)現(xiàn)一些可選顯示功能，對(duì)視頻流進(jìn)行實(shí)時(shí)圖像縮放處理。最新一代FPGA含有經(jīng)過(guò)優(yōu)化的硬件編碼數(shù)字信號(hào)處理（DSP）模塊，組成視頻和圖像處理的基本單元。DSP模塊的高速并行處</p&g

25、t;<p>　　這些函數(shù)是HDTV和其他復(fù)雜LCD應(yīng)用的基本構(gòu)建模塊。在LCD系統(tǒng)中使用FPGA技術(shù)還具有另一個(gè)好處——系統(tǒng)研究人員可以在產(chǎn)品整個(gè)生命周期中進(jìn)行多次編程設(shè)計(jì)，這一關(guān)鍵特性使設(shè)計(jì)人員不必重新設(shè)計(jì)整個(gè)系統(tǒng)，就可以在產(chǎn)品更新?lián)Q代中不斷增加產(chǎn)品新功能。</p><p>　　隨著市場(chǎng)競(jìng)爭(zhēng)越來(lái)越大，液晶顯示器廠(chǎng)商的成本壓力也越來(lái)越大，他們必須采用更簡(jiǎn)單的線(xiàn)路設(shè)計(jì)實(shí)現(xiàn)液晶顯示器的功能，從而降低成本

26、，這樣才能在市場(chǎng)競(jìng)爭(zhēng)中立于不敗之地。 LCD控制IC必將向高集成度方向發(fā)展，以滿(mǎn)足市場(chǎng)需要。但在LCD的應(yīng)用以及市場(chǎng)方面，雖然手機(jī)仍然是中小尺寸液晶顯示屏(LCD)的最主要應(yīng)用設(shè)備，但便攜導(dǎo)航設(shè)備(PND)、數(shù)碼相框和MP3/便攜媒體播放器(PMP)等新型設(shè)備，正在該市場(chǎng)的銷(xiāo)售額中占有越來(lái)越大的份額。因?yàn)檫@些產(chǎn)品所使用的顯示屏大于手機(jī)所用的顯示屏，所以在供應(yīng)商的工廠(chǎng)中同樣需要更多的面板，這對(duì)于LCD面板生產(chǎn)商來(lái)說(shuō)是個(gè)絕好的機(jī)會(huì)。各種中小

27、尺寸LCD的產(chǎn)能擴(kuò)張和價(jià)格下降，促進(jìn)了其應(yīng)用領(lǐng)域的多元化。這又進(jìn)一步刺激了需求，并吸引許多其它產(chǎn)品來(lái)采用中小型LCD，如白色家電和零售標(biāo)牌。大多數(shù)行業(yè)內(nèi)的公司認(rèn)為，為了利用手機(jī)市場(chǎng)和新興產(chǎn)品，中小尺寸顯示屏供應(yīng)商必須相應(yīng)地平衡和調(diào)整策略，否則就可能錯(cuò)失整個(gè)市場(chǎng)。</p><p>　　目前該領(lǐng)域的發(fā)展趨勢(shì)如下：</p><p>　　提高集成水平，即怎樣把更多的功能電路集成到一個(gè)芯片上以降低整

28、個(gè)系統(tǒng)的成本。</p><p>　　需求最小化動(dòng)態(tài)補(bǔ)償間隔行算法，在提高圖像質(zhì)量的基礎(chǔ)上減小芯片面積，從而幫成本降到最低。</p><p>　　在低端和低價(jià)位系統(tǒng)中，動(dòng)態(tài)自適應(yīng)性隔行轉(zhuǎn)逐行沒(méi)有被實(shí)現(xiàn)，但在高端產(chǎn)品中，此項(xiàng)技術(shù)是必須實(shí)現(xiàn)的，因?yàn)閳D像清晰度是必須的。</p><p>　　1.3 課題意義與目標(biāo)</p><p>　　本課題的主要內(nèi)

29、容是基于FPGA的LCD控制器的設(shè)計(jì)研究，并兼顧程序的易用性以方便以后模塊的移植。該課題設(shè)計(jì)到FPGA得應(yīng)用，LCD驅(qū)動(dòng)的研究，字符以及圖像顯示模式的研究等知識(shí)。并利用QUARTUS II 實(shí)現(xiàn)相關(guān)模塊的設(shè)計(jì)，在FPGA上實(shí)現(xiàn)對(duì)LCD的控制，顯示任意中文，英文和圖像。</p><p>　　本課題研究的主要目標(biāo)有：</p><p>　　掌握FPGA對(duì)LCD的控制方法，使其為本課題研究做好理論

30、準(zhǔn)備；</p><p>　　通過(guò)FPGA對(duì)LCD的控制，使得任何開(kāi)發(fā)者都可以較為簡(jiǎn)單的通過(guò)顯示控制模塊在液晶顯示器上顯示所需要的內(nèi)容；</p><p>　　算法的實(shí)現(xiàn)：對(duì)于12864的特殊圖像RAM對(duì)應(yīng)LCD的顯示形式，采用特定的算法，使其取模后的圖像得到所對(duì)應(yīng)的數(shù)組，無(wú)需經(jīng)過(guò)處理便可以通過(guò)FPGA顯示在LCD上。</p><p><b>　　其課題難點(diǎn)主

31、要有：</b></p><p>　　12864的液晶模塊指令比較復(fù)雜，采用FPGA設(shè)計(jì)需要定義的變量和狀態(tài)相比也會(huì)很多；</p><p>　　中文和英文字符的顯示部分程序要考慮該程序的易用性，使其方便來(lái)移值后的使用；</p><p>　　對(duì)于圖像顯示部分，由于12864的內(nèi)部圖形顯示GDRAM的地址尋址方式的獨(dú)特性，并不是都是從0到15循環(huán)的，而是隨著行

32、數(shù)的增加會(huì)做一個(gè)移位，同時(shí)在LCD屏幕上的點(diǎn)陣也被拆分為上下兩個(gè)半屏，其分別對(duì)應(yīng)Y地址的0-8和8-15，這會(huì)導(dǎo)致取模后的圖形所對(duì)應(yīng)的數(shù)組，如果按照普通的方法則不能正常顯示。</p><p>　　1.4 本課題主要研究?jī)?nèi)容結(jié)構(gòu)安排</p><p>　　本課題一共分為四個(gè)章節(jié)，首先第一章是緒論部分，論述了基于FPGA技術(shù)的LCD12864的設(shè)計(jì)背景、方法、意義及其目標(biāo)；第二章主要介紹系統(tǒng)的

33、硬件結(jié)構(gòu)，大致包含F(xiàn)PGA與LCD12864模塊的特點(diǎn)及原理圖，以及QuatusⅡ和verilogHDL軟件簡(jiǎn)介的介紹；第三章主要介紹各個(gè)模塊是怎樣設(shè)計(jì)與實(shí)現(xiàn)的；最后一章則是該設(shè)計(jì)的總結(jié)、分析及展望。</p><p>　　第二章 系統(tǒng)的硬件結(jié)構(gòu)</p><p>　　2.1 課題系統(tǒng)整體結(jié)構(gòu)</p><p>　　本課題對(duì)12864的具體結(jié)構(gòu)有了比較深入的了解，12

34、864分左右兩屏，像素點(diǎn)為128*64個(gè)像素點(diǎn)，行有128個(gè)像素點(diǎn)，列有64個(gè)像素點(diǎn)，行又設(shè)置為8頁(yè)，在12864默認(rèn)狀態(tài)下中文字體都是16*16的大小，每個(gè)頁(yè)包含8個(gè)像素行，所以要顯示一個(gè)中文就需要2頁(yè)；初始行的設(shè)定可以使得你要顯示的字出現(xiàn)在任意你想要的位置。對(duì)液晶顯示器的編程就是向DDRAM中寫(xiě)數(shù)據(jù)。在寫(xiě)DDRAM之前，需要先清除RAM，且左屏和右屏要分別進(jìn)行清除。方法就是向RAM的所有單元寫(xiě)入0值。12864寫(xiě)驅(qū)動(dòng)程序的時(shí)候需要寫(xiě)

35、七個(gè)指令分別是：“檢忙”，“寫(xiě)指令”，“寫(xiě)數(shù)據(jù)”，“寫(xiě)顯示開(kāi)關(guān)”，“寫(xiě)頁(yè)”，“寫(xiě)列”，“寫(xiě)初始行”。</p><p>　　本方案采用的FPGA為Alter公司的EP1C3芯片，它可提供系統(tǒng)的時(shí)鐘及讀寫(xiě)控制，驅(qū)動(dòng)電路通過(guò)串口和上位機(jī)進(jìn)行通訊，數(shù)據(jù)通過(guò)串口傳輸?shù)紽PGA 的片上ROM 中，傳輸結(jié)束后FPGA 上的液晶顯示驅(qū)動(dòng)電路開(kāi)始工作，控制信號(hào)發(fā)生器產(chǎn)生控制信號(hào)及地址， 并將由片上ROM 讀出的像素點(diǎn)的值送LCD顯

36、示器顯示該控制器分為字符顯示模塊和圖片顯示模塊兩個(gè)主要部分。在字符的顯示功能上采用顯示控制模塊與字符調(diào)用RAM相結(jié)合的方式，使使用者能方便地調(diào)用液晶自帶的字庫(kù)來(lái)顯示字符；而圖片顯示模塊則通過(guò)特殊的處理算法解決了圖像顯示緩沖區(qū)X地址不斷移位以及上下半屏分開(kāi)的問(wèn)題，通過(guò)讀取圖片ROM來(lái)顯示圖片。最后實(shí)現(xiàn)使用FPGA在LCD上的任意位置顯示任意的16*16像素的中文字符以及16*8的英文字符，另外要能根據(jù)輸入數(shù)據(jù)的變化同步變化LCD上顯示的內(nèi)

37、容。同時(shí)要能將儲(chǔ)存模塊中的圖片數(shù)據(jù)正常地顯示在LCD上.如圖2.1為系統(tǒng)整體結(jié)構(gòu)：</p><p>　　N N</p><p><b>　　Y</b></p><p><b>　　N</b></p><p><b>　　N</b&

38、gt;</p><p><b>　　Y</b></p><p><b>　　N </b></p><p><b>　　N</b></p><p>　　圖2.1 系統(tǒng)整體結(jié)構(gòu)</p><p>　　2.2 FPGA簡(jiǎn)介及其實(shí)現(xiàn)的設(shè)計(jì)</p>

39、<p>　　2.2.1 FPGA簡(jiǎn)介</p><p>　　FPGA作為一種可編輯邏輯器件，現(xiàn)場(chǎng)可編程門(mén)點(diǎn)陣的出現(xiàn)是可編輯邏輯器件發(fā)展的必然，它的出現(xiàn)推動(dòng)著卡編程邏輯器件的進(jìn)一步發(fā)展。由此說(shuō)，了解了可編輯邏輯器件的發(fā)展歷程，也就更加的了解了FPGA的發(fā)展歷程。</p><p>　　對(duì)于可編輯邏輯器件（FPGA）是20世紀(jì)70年代發(fā)展起來(lái)的一種新型領(lǐng)域，它的應(yīng)用不但簡(jiǎn)化了電路圖的

40、設(shè)計(jì)，降低了成本，提高了系統(tǒng)的可靠性，而且還給數(shù)字系統(tǒng)的設(shè)計(jì)方法帶來(lái)了歷史性的變化?？删庉嬤壿嬈骷陌l(fā)展是以微電子創(chuàng)作技術(shù)的不斷進(jìn)步為基礎(chǔ)的，其結(jié)構(gòu)和工藝的變化都經(jīng)歷了一個(gè)不斷發(fā)展的變革歷程。早期的可編輯邏輯器件只有可編程只讀存儲(chǔ)器，紫外線(xiàn)可擦除制度儲(chǔ)存器和電可擦除只讀存儲(chǔ)器3種。</p><p>　　如今，F(xiàn)PGA器件以成為當(dāng)前主流的可編輯邏輯器件之一，經(jīng)過(guò)近20多年的發(fā)展，可編輯邏輯器件已經(jīng)取得了飛一般的發(fā)展

41、，資源更加豐富了，使用起來(lái)也越來(lái)越方便，對(duì)于將來(lái)的可編輯邏輯器件，密度會(huì)更高，速度會(huì)更快，功能損耗會(huì)更低，同時(shí)還會(huì)增加更多的新功能，向著集成可編程邏輯、CPU、儲(chǔ)存器等組件的可編程單片機(jī)系統(tǒng)方向發(fā)展。</p><p>　　FPGA的英文全稱(chēng)是Field－Programmable Gate Array，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在GAL、PAL、CPLD等可編程器件的基礎(chǔ)上發(fā)展的產(chǎn)物。它是作專(zhuān)用集成電路（ASIC）領(lǐng)

42、域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，而且克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。[1]</p><p>　　FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線(xiàn)（Interconnect）三個(gè)部分。FPGA的基本特點(diǎn)主

43、要有： </p><p>　　采用FPGA設(shè)計(jì)ASIC電路，用戶(hù)不需要投片生產(chǎn)，就能得到合用的芯片;</p><p>　　FPGA可做其它全定制或半定制ASIC電路的中試樣片; </p><p>　　FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳;</p><p>　　FPGA是ASIC電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一;</

44、p><p>　　FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。</p><p>　　所以說(shuō)，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)提高集成度和可靠性的最佳選擇之一。 </p><p>　　FPGA主要有以下四種配置模式：</p><p>　　并行主模式為一片F(xiàn)PGA加一片EPROM的方式;</p><

45、;p>　　主從模式可以支持一片PROM編程多片F(xiàn)PGA;</p><p>　　串行模式可以采用串行PROM編程FPGA；</p><p>　　外設(shè)模式可以將FPGA作為微處理器的外設(shè)，由微處理器對(duì)其編程。</p><p>　　2.2.2 FPGA的實(shí)現(xiàn)設(shè)計(jì)的方法</p><p>　　對(duì)于可編輯邏輯器件，從實(shí)現(xiàn)原理上講，目前FPGA的結(jié)

46、構(gòu)主要分為兩種：一種是基于SRAM（靜態(tài)隨機(jī)存儲(chǔ)器）結(jié)構(gòu)的FPGA；另外一種則是反熔絲技術(shù)的FPGA。SRAM結(jié)構(gòu)的FPGA技術(shù)，Xilinx和Altera處于領(lǐng)先的地位，以推出一系列的產(chǎn)品器件；在反熔絲技術(shù)方面，Actel、Quicklogic和Cypress是領(lǐng)先的廠(chǎng)商。集成密度高，寄存器資源豐富，適合做時(shí)序邏輯設(shè)計(jì)，多用于上萬(wàn)門(mén)以上的設(shè)計(jì)，如數(shù)字信號(hào)處理和各種算法的實(shí)現(xiàn)等；還有一個(gè)就是基于乘積項(xiàng)結(jié)構(gòu)和EEPROM工藝的FPGA，其

47、集成密度低，乘積項(xiàng)資源豐富，適合組合邏輯設(shè)計(jì)，多用于5000門(mén)以下的設(shè)計(jì)，如編碼，譯碼電路等。</p><p>　　FPGA的常用設(shè)計(jì)方法包括“自頂向下”和“自頂向上”。目前用于大規(guī)模的FPGA設(shè)計(jì)的一般選擇“自頂向下”的設(shè)計(jì)方法。所謂的“自頂向下”設(shè)計(jì)方法簡(jiǎn)單的說(shuō)，就是采用可完全獨(dú)立于芯片廠(chǎng)商及其產(chǎn)品結(jié)構(gòu)的描述語(yǔ)言，在功能級(jí)設(shè)計(jì)產(chǎn)品進(jìn)行定義，并結(jié)合功能仿真技術(shù)，以確保設(shè)計(jì)的準(zhǔn)確性，在功能定義完成后，可以利用邏輯

48、綜合技術(shù)把功能描述轉(zhuǎn)換成其具體的結(jié)構(gòu)芯片的網(wǎng)表文件，輸出給廠(chǎng)商的布局布線(xiàn)器進(jìn)行布局布線(xiàn)。其中布局布線(xiàn)結(jié)果還可以反標(biāo)回同一仿真器，進(jìn)行包括功能和時(shí)序的后驗(yàn)證，以保證布局布線(xiàn)所帶來(lái)的門(mén)延遲時(shí)不會(huì)影響其設(shè)計(jì)的性能。</p><p>　　一般說(shuō),其完整的FPGA 設(shè)計(jì)流程包括電路設(shè)計(jì)與輸入、功能仿真、綜合、綜合后仿真、實(shí)現(xiàn)與布局布線(xiàn)、布局布線(xiàn)后仿真與驗(yàn)證、板級(jí)仿真與驗(yàn)證、調(diào)試與加載配置。這一設(shè)計(jì)流程在EDA 軟件工具中的

49、體現(xiàn)是差不多的,軟件的設(shè)計(jì)方法也沒(méi)有特別大的差別。其中QuartusII 軟件是Altera 公司近年來(lái)推出的一款成功的綜合型的EDA 軟件。下面結(jié)合QuartusII 軟件討論FPGA 設(shè)計(jì)流程的各個(gè)階段。</p><p><b>　　電路設(shè)計(jì)與輸入。</b></p><p>　　電路設(shè)計(jì)與輸入是指通過(guò)某些規(guī)范的描述方式,將工程師的電路構(gòu)思輸入給EDA 工具。常用的

50、設(shè)計(jì)輸入方法有硬件描述語(yǔ)言(HDL) 和原理圖設(shè)計(jì)輸入方法等。在QuartusII 中用戶(hù)可以使用QuartusII 原理圖輸入方式、文本輸入方式、模塊輸入方式以及EDA 設(shè)計(jì)輸入工具等來(lái)表達(dá)自己的設(shè)計(jì)。</p><p><b>　　功能仿真。</b></p><p>　　又稱(chēng)作綜合前仿真,其主要目的在于驗(yàn)證設(shè)計(jì)的電路結(jié)構(gòu)和功能是否和設(shè)計(jì)意圖相符。在QuartusII

51、軟件中提供了Simulator 和Waveform Editor 來(lái)進(jìn)行仿真。QuartusII 中也可以使用第三方工具( 如Model2Sim) 來(lái)進(jìn)行仿真。</p><p><b>　　綜合優(yōu)化。</b></p><p>　　是指將HDL 語(yǔ)言、原理圖等設(shè)計(jì)輸入翻譯成由與、或、非門(mén),RAM ,觸發(fā)器等基本邏輯單元組成的邏輯連接(網(wǎng)表) ,并根據(jù)目標(biāo)與要求(約束條件

52、) 優(yōu)化所生成的邏輯連接,輸出edf 和edn等標(biāo)準(zhǔn)格式的網(wǎng)表文件, 供FPGA/ CPLD廠(chǎng)家的布局布線(xiàn)器進(jìn)行實(shí)現(xiàn)。在QuartusII 中可以使用（Analysis &Synthesis）命令進(jìn)行綜合,同時(shí)還可以使用第三方的綜合工具。</p><p><b>　　綜合后仿真。</b></p><p>　　其目的在于檢查綜合器的綜合結(jié)果是否與設(shè)計(jì)輸入一致。功

53、能仿真工具都支持綜合后仿真功能。</p><p><b>　　實(shí)現(xiàn)與布局布線(xiàn)。</b></p><p>　　將綜合生成的邏輯網(wǎng)表適配到具體的FPGA/CPLD 器件上,這個(gè)過(guò)程叫做實(shí)現(xiàn)過(guò)程。在實(shí)現(xiàn)過(guò)程中最主要的過(guò)程是布局布線(xiàn)( Place And Route) 。所謂布局( Place) 是指將邏輯網(wǎng)表中的硬件源語(yǔ)或者底層單元合理地適配到FPGA 內(nèi)部的固有硬件結(jié)構(gòu)上

54、。所謂布線(xiàn)(Route) 是指根據(jù)布局的拓?fù)浣Y(jié)構(gòu),利用FPGA 內(nèi)部的各種連線(xiàn)資源,合理正確連接各個(gè)元件的過(guò)程。在QuartusII 中提供了Fitter、Assignment Editor、FloorplanEditor、ChipEditor、增量布局布線(xiàn)等功能進(jìn)行實(shí)現(xiàn)與布局布線(xiàn)。</p><p>　　布局布線(xiàn)后仿真與驗(yàn)證。</p><p>　　又稱(chēng)為時(shí)序仿真或者后仿真。其主要目的在于發(fā)

55、現(xiàn)時(shí)序違規(guī)( TimingViolation) ,即不滿(mǎn)足時(shí)序約束條件或者器件固有時(shí)序規(guī)則(建立時(shí)間、保持時(shí)間等) 的情況。在QuartusII 中有內(nèi)嵌的時(shí)序分析工具完成靜態(tài)時(shí)序分析(Static Timing Analyzer) ;也可以使用第三方工具進(jìn)行時(shí)序分析與驗(yàn)證。</p><p><b>　　板級(jí)仿真與驗(yàn)證。</b></p><p>　　目的是為了分析高速

56、設(shè)計(jì)的信號(hào)完整性、電磁干擾( EMI) 等電路特性。</p><p>　　加載配置與在線(xiàn)調(diào)試。</p><p>　　將生成的配置文件寫(xiě)入到FPGA/ CPLD 芯片中進(jìn)行測(cè)試。在QuartusII 中通過(guò)Assemble ( 生成編程文件) 、Programmer (建立包含設(shè)計(jì)所有器件名稱(chēng)和選項(xiàng)的鏈?zhǔn)轿募? 、轉(zhuǎn)換編程文件等功能支持此步驟。</p><p>　　2

57、.3 LCD技術(shù)及12864點(diǎn)整液晶顯示器簡(jiǎn)介</p><p>　　2.3.1 LCD技術(shù)</p><p>　　在七十年代初期液晶開(kāi)始作為一種顯示媒體使用來(lái)說(shuō)，液晶的應(yīng)用范圍被逐漸擴(kuò)寬，到目前以涉及到很多方面，其中涉及到有游戲機(jī)、電話(huà)/手機(jī)、電視、電腦和DC/DN的液晶顯示器等領(lǐng)域。</p><p>　　早在1984年，歐美地區(qū)提出了STN-LCD，TFT-LC

58、D技術(shù)也同時(shí)被提出，但任然不成熟，到80年代末期，日本掌握了STN-LCD的生產(chǎn)技術(shù)，在1993年，日本又掌握了TFT-LCD的生產(chǎn)技術(shù)，液晶顯示器開(kāi)始向廉價(jià)成本方向發(fā)展。隨后DSTN-LCD也誕生了；另外一方面向高端的薄模式品體管TFT-LCD發(fā)展，到1997年，日本建成了一大批大基板尺寸的第3代TFT-LCD生產(chǎn)線(xiàn)，生產(chǎn)TN-LCD。同時(shí)在東亞地區(qū)也逐步發(fā)展，成為世界液晶顯示器的主要生產(chǎn)基地。第3代半及第4帶TFT-LCD生產(chǎn)線(xiàn)開(kāi)始

59、建立，日本、韓國(guó)和中國(guó)在液晶顯示器生產(chǎn)技術(shù)上開(kāi)始走在世界前茅。</p><p>　　LCD產(chǎn)業(yè)是繼半導(dǎo)體產(chǎn)業(yè)之后世界新的強(qiáng)勢(shì)發(fā)展產(chǎn)業(yè)，各地爭(zhēng)相上馬，作為經(jīng)營(yíng)的重點(diǎn)，成為新的增長(zhǎng)亮點(diǎn)。Resouccs市場(chǎng)調(diào)研公司發(fā)表的數(shù)字表明，世界平板顯示器市場(chǎng)將從1998年得110億美元增長(zhǎng)到2004年得260億美元，其年增長(zhǎng)率為10.9%。LCD獨(dú)占80%以上。其中STN-LCD（超扭曲向列液晶顯示器件）以其降低成本，高可靠性

60、成為了液晶仍為至整個(gè)平板顯示技術(shù)領(lǐng)域的主流產(chǎn)品之一。[2]</p><p>　　大家都知道，液晶是一種具有規(guī)則性分子排列的有機(jī)化合物，它不即不是液體也不是固體，它是介于液體和固體之間的物質(zhì)。把它加熱時(shí)，會(huì)呈現(xiàn)出透明的液體狀；把它冷卻時(shí)，則會(huì)出現(xiàn)結(jié)晶顆粒的固體狀態(tài)。液晶按照分子結(jié)構(gòu)的排列可分為不同的三種：粘士狀得Smectic液晶，細(xì)柱形的Nematic液晶和軟膠膽固醇狀得Cholestic。這三種液晶狀得物理特性

61、各不一樣，而第二類(lèi)是細(xì)柱形的Nematic液晶最適用來(lái)制造的液晶顯示器。</p><p>　　其中LCD初始化包含有設(shè)置顯示圖形區(qū)是地址，顯示開(kāi)關(guān)。圖形地區(qū)地址：在點(diǎn)陣式液晶圖形顯示器中，LCD屏幕上的每一個(gè)顯示單元對(duì)應(yīng)一個(gè)地址，從左下角開(kāi)始，從左到右，從上到下。在圖形顯示方式下，顯示單元的單位是1*8點(diǎn)陣（即為一個(gè)字節(jié)），對(duì)應(yīng)于12864屏幕，它有64*8*2=1023個(gè)顯示單元。顯示開(kāi)關(guān)設(shè)置是將相應(yīng)的顯示方式

62、打開(kāi)。其中LCD清屏就是將顯存中的單元清零。[3]</p><p>　　2.3.2 LCD12864點(diǎn)整液晶顯示器簡(jiǎn)介</p><p>　　LCD(Liquid Crystal Display)是液晶顯示器，由于LCD的控制必須使用專(zhuān)用的驅(qū)動(dòng)電路，而且LCD面板的接線(xiàn)需要特別的技巧，加上LCD面板結(jié)構(gòu)比較脆弱，由此一般不會(huì)被單獨(dú)使用，而是LCD面板、驅(qū)動(dòng)與控制電路組合在一個(gè)LCD模塊上（

63、簡(jiǎn)稱(chēng)LCM）。LCM是一種很省電的顯示裝置，它常被應(yīng)用于數(shù)字或者微型計(jì)算機(jī)的控制系統(tǒng)，作為簡(jiǎn)易的人機(jī)接口。[4]</p><p>　　12864液晶顯示屏共有128×64點(diǎn)陣，即每行顯示128點(diǎn)，每列顯示64點(diǎn)。此種型號(hào)的液晶顯示屏以中間間隔平均劃分為左屏和右屏分別顯示，均為64×64點(diǎn)陣，而且各自都有獨(dú)立的片選信號(hào)控制選擇。先顯示左屏，左屏全部顯示完后才能顯示右屏。顯示屏上的顯示數(shù)據(jù)由顯示數(shù)

64、據(jù)隨機(jī)存儲(chǔ)器DDRAM提供。DDRAM每字節(jié)中的每1個(gè)bit，對(duì)應(yīng)顯示屏上的1個(gè)點(diǎn)。bit值為1，對(duì)應(yīng)點(diǎn)顯示，反之不顯示。如2.2圖為L(zhǎng)CD12864實(shí)物圖:</p><p>　　圖 2.2 LCD12864實(shí)物圖</p><p>　　DDRAM與顯示屏的對(duì)應(yīng)位置如圖2.3為每一點(diǎn)對(duì)應(yīng)的地址信息。每半屏顯示數(shù)據(jù)共有512字節(jié)的DDRAM，其中分為8個(gè)數(shù)據(jù)頁(yè)來(lái)管理，這些頁(yè)對(duì)應(yīng)的顯示屏從上

65、到下編號(hào)分為0－7頁(yè)，每頁(yè)64字節(jié)，涵蓋半邊顯示屏的64行×64列×8bit點(diǎn)陣數(shù)據(jù)。向顯示屏寫(xiě)數(shù)據(jù)實(shí)際上是向DDRAM中寫(xiě)數(shù)據(jù)，DDRAM不同頁(yè)和不同列中的字節(jié)數(shù)據(jù)唯一對(duì)應(yīng)顯示屏一行的8個(gè)顯示點(diǎn)。如，向DDRAM第0頁(yè)的第0列寫(xiě)入數(shù)據(jù)00010100B，那么顯示屏左上角第0列的8個(gè)顯示點(diǎn)只有從上往下的第3和5點(diǎn)顯示。其中不同頁(yè)和不同列DDRAM的尋址，通過(guò)左半屏和右半屏各自的頁(yè)地址計(jì)數(shù)器和列地址計(jì)數(shù)器實(shí)現(xiàn)，因此對(duì)顯

66、示屏DDRAM寫(xiě)顯示數(shù)據(jù)需要先設(shè)置頁(yè)地址和列地址。如圖2.4為12864點(diǎn)陣液晶顯示：</p><p>　　圖2.3 每一點(diǎn)對(duì)應(yīng)的地址信息</p><p>　　圖2.4 12864點(diǎn)陣型液晶顯示器的內(nèi)部結(jié)構(gòu)框圖</p><p><b>　　其中：</b></p><p>　　IC1控制模塊的左半屏，IC2控制模塊的

67、右半屏。IC3為行驅(qū)動(dòng)器。IC1，IC2為列驅(qū)動(dòng)器。 </p><p>　　IC1，IC2，IC3含有如下主要功能器件。了解如下器件有利于對(duì)LCD模塊的編程。</p><p><b>　　指令寄存器(IR)</b></p><p>　　IR是用來(lái)寄存指令碼，與數(shù)據(jù)寄存器寄存數(shù)據(jù)相對(duì)應(yīng).當(dāng)D/I=1 時(shí)，在E信號(hào)下降沿的作用下，指令碼寫(xiě)入IR

68、。</p><p><b>　　數(shù)據(jù)寄存器(DR)</b></p><p>　　DR是用來(lái)寄存數(shù)據(jù)的，與指令寄存器寄存指令相對(duì)應(yīng).當(dāng)D/I=1時(shí)，在E信號(hào)的下降沿作用下，圖形顯示數(shù)據(jù)寫(xiě)入DR，或在E信號(hào)高電平作用下由DR讀到DB7~DB0 數(shù)據(jù)總線(xiàn).DR 和DDRAM之間的數(shù)據(jù)傳輸是模塊內(nèi)部自動(dòng)執(zhí)行的。 </p><p><b>　　

69、狀態(tài)寄存器</b></p><p>　　有效數(shù)據(jù)位3位，用于記錄“忙”信號(hào)標(biāo)志位（BF），復(fù)位標(biāo)志位（RST）以及開(kāi)/關(guān)顯示狀態(tài)位（ON/OFF）。</p><p><b>　　XY地址計(jì)數(shù)器</b></p><p>　　XY地址計(jì)數(shù)器是一個(gè)9位計(jì)數(shù)器。高三位是X地址計(jì)數(shù)器，低6位為Y地址計(jì)數(shù)器，XY地址計(jì)數(shù)器實(shí)際上是作為DDRAM

70、的地址指針，X地址計(jì)數(shù)器為DDRAM的頁(yè)指針，Y地址計(jì)數(shù)器為DDRAM的Y地址指針。</p><p>　　X地址計(jì)數(shù)器是沒(méi)有記數(shù)功能的，只能用指令設(shè)置。</p><p>　　Y地址計(jì)數(shù)器具有循環(huán)記數(shù)功能，各顯示數(shù)據(jù)寫(xiě)入后，Y地址自動(dòng)加1，Y地址指針從0到63。</p><p>　　顯示數(shù)據(jù)RAM(DDRAM)</p><p>　　DDRAM是

71、存貯圖形顯示數(shù)據(jù)的。DDRAM與地址和顯示位置的關(guān)系見(jiàn)圖1。</p><p><b>　　Z地址計(jì)數(shù)器</b></p><p>　　Z地址計(jì)數(shù)器是一個(gè)6位計(jì)數(shù)器，此計(jì)數(shù)器具備循環(huán)記數(shù)功能，它是用于顯示行掃描同步。當(dāng)一行掃描完成，此地址計(jì)數(shù)器自動(dòng)加1，指向下一行掃描數(shù)據(jù)，RST復(fù)位后Z地址計(jì)數(shù)器為0。</p><p>　　Z地址計(jì)數(shù)器可以用指令D

72、ISPLAY START LINE 預(yù)置。因此，顯示屏幕的起始行就由此指令控制，即DDRAM的數(shù)據(jù)從哪一行開(kāi)始顯示在屏幕的第一行。此模塊的DDRAM共64行，屏幕可以循環(huán)滾動(dòng)顯示64行。</p><p>　　12864液晶顯示模塊外部引腳共有20個(gè)引腳，包括8位雙向數(shù)據(jù)線(xiàn)、6條控制線(xiàn)及電源線(xiàn)等。具體引腳功能見(jiàn)下所示：</p><p>　　PIN1------ GND 　電源接入 －， 一般

73、接0V。PIN2------電源接入 ＋， 一般接5V。PIN3------對(duì)比度調(diào)整端，VDD和GND接可調(diào)電阻兩端，中間抽頭接至V0。PIN4------RS 指令/數(shù)據(jù)選擇PIN5------R/W 讀寫(xiě)選擇PIN6------E，信號(hào)使能PIN7------D0，數(shù)據(jù)位0PIN8------D1，數(shù)據(jù)位1PIN9------D2，數(shù)據(jù)位2PIN10-----D3，數(shù)據(jù)位3PIN11-----D4，數(shù)據(jù)位4P

74、IN12-----D5，數(shù)據(jù)位5PIN13-----D6，數(shù)據(jù)位6PIN14-----D7，數(shù)據(jù)位7PIN15-----PSB 并行：PSB=1，可以接VCCPIN16 ----NC，不連接PIN17-----RST，模塊復(fù)位，可不連接PIN18 ----NC，不連接PIN19 ----LED+ ，背光 ＋，一般接5V。PIN20 ----LED- ，背光 －，一般接GND。 </p><p>　

75、　LCD12864的指令系統(tǒng)及時(shí)序</p><p>　　顯示開(kāi)關(guān)控制(DISPLAY ON/OFF)如表2.1為顯示開(kāi)關(guān)控制：</p><p>　　表2.1 顯示開(kāi)關(guān)控制</p><p>　　設(shè)置屏幕顯示開(kāi)/關(guān)。DB0=1，開(kāi)顯示。DB0=0，關(guān)顯示。不影響DDRAM中的內(nèi)容。</p><p>　　設(shè)置顯示起始行(DISPLAY STAR

76、T LINE) 如表2.2為顯示起始行：</p><p>　　表2.2 顯示起始行</p><p>　　前面在介紹Z地址計(jì)數(shù)器時(shí)已經(jīng)描述了顯示起始行是由Z地址計(jì)數(shù)器控制的。A5~A0 6位地址自動(dòng)送入Z地址計(jì)數(shù)器，起始行的地址可以是0~63的任意</p><p><b>　　一行。</b></p><p>　　例如

77、：選擇A5~A0是62,則起始行與DDRAM行的對(duì)應(yīng)關(guān)系如下：</p><p>　　DDRAM 行：62 63 0 1 2 3 ·················28 29</p><p>　　屏幕顯示行： 1

78、2 3 4 5 6················· 31 32</p><p>　　設(shè)置頁(yè)地址（SET PAGE “X ADDRESS”)如表2.3為頁(yè)地址：</p><p>　　表2.3 頁(yè)地址</

79、p><p>　　所謂頁(yè)地址就是DDRAM的行地址，8行為一頁(yè),模塊共64行即8頁(yè),A2~A0表示0~7頁(yè)。讀寫(xiě)數(shù)據(jù)對(duì)地址沒(méi)有影響,頁(yè)地址由本指令或RST信號(hào)改變復(fù)位后頁(yè)地址為0。</p><p>　　設(shè)置Y地址(SET Y ADDRESS) 如表2.4為Y地址：</p><p>　　表2.4 Y地址</p><p>　　此指令的作用是將A5~

80、A0送入Y地址計(jì)數(shù)器，作為DDRAM的Y地址指針。在對(duì)DDRAM進(jìn)行讀寫(xiě)操作后，Y地址指針自動(dòng)加1,指向下一個(gè)DDRAM單元。</p><p>　　讀狀態(tài)(STATUS READ)如表2.5為讀狀態(tài)：</p><p>　　表2.5 讀狀態(tài)</p><p>　　當(dāng)R/W=1 D/I=0時(shí),在E信號(hào)為“H”的作用下，狀態(tài)分別輸出到數(shù)據(jù)總線(xiàn)(DB7~DB0)的相應(yīng)位

81、。</p><p>　　BF：BF＝1，內(nèi)部正在進(jìn)行操作，BF＝0，空閑狀態(tài)。</p><p>　　ON/OFF：ON/OFF＝1，表示顯示打開(kāi)，ON/OFF＝0，表示顯示關(guān)閉。</p><p>　　RST: RST=1表示內(nèi)部正在初始化，此時(shí)組件不接受任何指令和數(shù)據(jù)。</p><p>　　寫(xiě)顯示數(shù)據(jù)(WRITE DISPLAY DATE

82、)如表2.6為寫(xiě)顯示數(shù)據(jù)： </p><p>　　表2.6 寫(xiě)顯示數(shù)據(jù)</p><p>　　D7~D0為顯示數(shù)據(jù)，此指令把D7~D0寫(xiě)入相應(yīng)的DDRAM單元,Y地址指針自動(dòng)加1。</p><p>　　讀顯示數(shù)據(jù)(READ DISPLAY DATE)如表2.7為讀顯示數(shù)據(jù)： </p><p>　　表2.7 讀顯示數(shù)據(jù)</p>

83、<p>　　此指令把DDRAM的內(nèi)容D7~D0讀到數(shù)據(jù)總線(xiàn)DB7~DB0，Y地址指針自動(dòng)加1。讀、寫(xiě)數(shù)據(jù)指令每執(zhí)行完讀、寫(xiě)操作，離地址就自動(dòng)增1，必須注意的是，進(jìn)行讀、寫(xiě)操作之前，必須有一次空讀操作。緊接著再讀才會(huì)讀出所要讀的單元中的數(shù)據(jù)。[5]</p><p>　　2.3.3 點(diǎn)陣LCD的顯示原理</p><p>　　LCD（液晶顯示器）的工作原理就是利用液晶的物理特性，

84、將液晶置于兩片導(dǎo)電玻璃中間，靠?jī)蓚€(gè)電極電場(chǎng)的驅(qū)動(dòng)引起液晶分子扭曲向列的光電效應(yīng)，在電源接通/斷開(kāi)控制下影響其液晶單元的透光率或者反光率，從而控制外光源的透射或者遮蔽功能，完成電——光轉(zhuǎn)換，再利用R、G、B三基色信號(hào)的不同激勵(lì)，通過(guò)紅、綠、藍(lán)三色濾光模，完成時(shí)域和空間域的彩色重現(xiàn)。[5]</p><p>　　在數(shù)字電路中，所有的數(shù)據(jù)都是以0和1來(lái)保存的，對(duì)LCD控制器進(jìn)行不同的數(shù)據(jù)操作，可以得到不同的結(jié)果。對(duì)于顯示

85、英文操作，由于英文字母種類(lèi)很少，只需要8位（一字節(jié)）即可。而對(duì)于中文來(lái)說(shuō)，常用卻有6000以上，于是我們的DOS前輩想了一個(gè)辦法，就是將ASCII表的高128個(gè)很少用到的數(shù)值以?xún)蓚€(gè)為一組來(lái)表示漢字，即漢字的內(nèi)碼。而剩下的低128位則留給英文字符使用，即英文的內(nèi)碼。也就是說(shuō)，得到了漢字的內(nèi)碼后，還僅是一組數(shù)字，那又如何在屏幕上去顯示呢？這就涉及到文字的字模，字模雖然也是一組數(shù)字，但它的意義卻與數(shù)字的意義有了根本的變化，它是用數(shù)字的各位信息

86、來(lái)記載英文或漢字的形狀，如英文的'A'在字模的記載方式下圖2.4和2.5所示為L(zhǎng)CD點(diǎn)陣圖：[6]</p><p>　　圖2.5 LCD點(diǎn)陣圖 </p

87、><p>　　圖2.6 LCD點(diǎn)陣圖</p><p>　　2.4 QuatusⅡ軟件簡(jiǎn)介</p><p>　　Quartus Ⅱ軟件是Altera公司在MAX+PLUS Ⅱ軟件基礎(chǔ)上推出的一種特別好的設(shè)計(jì)軟件。支持原理圖、VHDL、Verilog-HDL及AHDL等多種設(shè)計(jì)輸入形式，內(nèi)切入綜合器及仿真，可以完成沒(méi)設(shè)計(jì)輸入到硬件配置的完整的PLD設(shè)計(jì)流程。對(duì)于一個(gè)高性

88、能、價(jià)格合理、盡快面市的方案，結(jié)合使用Quartus II軟件和Altera FPGA將是非常好的選擇。Quartus Ⅱ軟件比所有競(jìng)爭(zhēng)產(chǎn)品具有更佳的集成設(shè)計(jì)環(huán)境(例如綜合、仿真、邏輯分析和布局布線(xiàn))。Quartus Ⅱ平面配置器在輸入引腳至所有連接邏輯的信號(hào)追蹤上，表現(xiàn)出色。集成的Signal Tap Ⅱ邏輯分析器非常易于使用，不像MAX+PLUS Ⅱ那樣，還要購(gòu)買(mǎi)第三方開(kāi)發(fā)工具。如圖2.6為Quartus Ⅱ的設(shè)計(jì)流程圖：[6]&l

89、t;/p><p>　　圖2.6 Quartus Ⅱ的設(shè)計(jì)流程圖</p><p>　　Quartus Ⅱ軟件比MAX+PLUS Ⅱ更加可靠，特比是用戶(hù)界面更加友好，還有是在仿真，節(jié)點(diǎn)發(fā)現(xiàn)和引腳分配等方面。同樣，圖形激勵(lì)生成器比第三方的仿真工具更快、更有效。轉(zhuǎn)換設(shè)計(jì)一直非常簡(jiǎn)單，在很短的時(shí)間內(nèi)，就可以適用到目標(biāo)器件中。</p><p>　　2.5 VerilogHDL硬

90、件描述語(yǔ)言簡(jiǎn)介</p><p>　　VerilogHDL誕生于1982年。描述電路的方法很多，如原理圖、狀態(tài)圖、真值、布爾方程等都是描述系統(tǒng)功能的有效方法但是，當(dāng)系統(tǒng)太復(fù)雜時(shí)，上述方法講無(wú)能為力電子工程師急切需要的新方法是對(duì)電路系統(tǒng)進(jìn)行有效的描述，在這種需求的基礎(chǔ)上產(chǎn)生，發(fā)展了HDL（硬件描述語(yǔ)言），它的英文全名是Very-High-Speed Integrated Circuit Hardware Descri

91、ption Language。[7]</p><p>　　VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語(yǔ)句外，VHDL的語(yǔ)言形式和描述方式與句法是十分類(lèi)似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱(chēng)設(shè)計(jì)實(shí)體(可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng))分成外部(或稱(chēng)可視部分,及端口)和內(nèi)部(或稱(chēng)不可視部分)，既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)

92、體定義了外部界面后，一旦其內(nèi)部開(kāi)發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。應(yīng)用VHDL進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的。</p><p>　　與其他的硬件描述語(yǔ)言相比，VHDL具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)域最佳的硬件描述語(yǔ)言。強(qiáng)大的行為描述能力是避開(kāi)具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。</p>

93、<p>　　VHDL豐富的仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。</p><p>　　VHDL語(yǔ)句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。符合市場(chǎng)需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。</p><p>　　對(duì)于用VHDL完成的一個(gè)確定的設(shè)計(jì)

94、，可以利用EDA工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)的把VHDL描述設(shè)計(jì)轉(zhuǎn)變成門(mén)級(jí)網(wǎng)表。</p><p>　　VHDL對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。</p><p>　　2.6 FPGA的LCD 12684的控制設(shè)計(jì)</p><p>　　本課題系統(tǒng)中采用FPGA作為顯示控制器，用來(lái)產(chǎn)生行、

95、列同步控制信號(hào)等相關(guān)的驅(qū)動(dòng)信號(hào)，實(shí)時(shí)讀取PC機(jī)發(fā)來(lái)的顯示數(shù)據(jù)，并傳送給LCD顯示屏。采用VHDL設(shè)計(jì)的模塊電路包括時(shí)鐘模塊、串行接口電路、內(nèi)部RAM塊、讀寫(xiě)電路和時(shí)序產(chǎn)生電路。[8]</p><p>　　其中根據(jù)該系統(tǒng)設(shè)計(jì)要求，使用VHDL語(yǔ)言，利用Altera提供的FPGA/CPLD開(kāi)發(fā)集成環(huán)境QuartusII測(cè)試開(kāi)發(fā)，要求能夠方便地使用所開(kāi)發(fā)的LCD控制模塊，在LCD屏幕上的任意位置顯示任意的中文和英文，同

96、時(shí)可以根據(jù)輸入的動(dòng)態(tài)數(shù)據(jù)進(jìn)行動(dòng)態(tài)輸出，而且在圖片顯示模式下可以直接講取模后的圖片顯示在LCD上。系統(tǒng)設(shè)計(jì)主體框架，在系統(tǒng)上電后，F(xiàn)PGA將首先對(duì)系統(tǒng)進(jìn)行初始化操作，在初始化操作中最重要的是寄存器的復(fù)位，顯示開(kāi)關(guān)的控制，功能設(shè)置以及對(duì)顯示屏幕進(jìn)行清屏。之后通過(guò)顯示控制模塊對(duì)LCD進(jìn)行顯示的控制，顯示控制模塊主要負(fù)責(zé)在LCD顯示多行字符時(shí)進(jìn)行換行操作。在用戶(hù)指定數(shù)據(jù)在屏幕的指定顯示位置時(shí)設(shè)置所對(duì)應(yīng)的RAM的值，以及在圖像顯示時(shí)進(jìn)行的ROM地

97、址重映射算起，和對(duì)LCD顯示區(qū)對(duì)應(yīng)RAM進(jìn)行的寫(xiě)入操作，其中的數(shù)據(jù)分別來(lái)自中英文字符模塊，動(dòng)態(tài)數(shù)據(jù)模塊，和圖像模塊。</p><p>　　第三章 FPGA的LCD 12864驅(qū)動(dòng)的設(shè)計(jì)及實(shí)現(xiàn)</p><p>　　3.1 接口電路設(shè)計(jì)</p><p>　　所謂的接口電路就是幫微處理器與外部設(shè)備連接的中間部件，是CPU與與外界進(jìn)行信息交換的電子系統(tǒng)。[9]</

98、p><p>　　研究該課題，通過(guò)前面對(duì)12864顯示屏引腳功能的分析可以知道，該模塊有一個(gè)整體的片選信號(hào)“E”，只有當(dāng)該信號(hào)為高電平時(shí)，所有的電路才會(huì)有效。另外左右半屏各有一個(gè)選擇信號(hào)CS1和CS2，CS1和CS2各自為高電平時(shí)，分別選中左半屏和右半屏。為了區(qū)分讀寫(xiě)的是數(shù)據(jù)還是指令，還設(shè)置了一個(gè)數(shù)據(jù)/指令控制線(xiàn)D/I。根據(jù)這些原則，設(shè)計(jì)出接口電路如圖3.1所示為接口電路。</p><p>　　

99、圖3.1 接口電路</p><p>　　其中FPGA以設(shè)計(jì)靈活及速度快得特點(diǎn)，在數(shù)字專(zhuān)用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。液晶顯示器接口電路采用FPGA芯片來(lái)實(shí)現(xiàn)，應(yīng)用硬件描述語(yǔ)言VHDL進(jìn)行編程，液晶顯示器接口原理圖如圖3.2所示，它主要由控制器、地址發(fā)生器和存儲(chǔ)器三個(gè)模塊組成的，根據(jù)OCMJ液晶顯示模塊的請(qǐng)求/應(yīng)答工作方式，當(dāng)busy為低電平時(shí)OCMJ空閑，控制模塊的輸出信號(hào)req為高電平發(fā)出接收數(shù)據(jù)請(qǐng)求

100、，同時(shí)en-out為高電平控制地址發(fā)生器，地址發(fā)生器產(chǎn)生的地址信號(hào)ADDR給存儲(chǔ)器模塊(ROM)，ROM輸出數(shù)據(jù)DOUT到液晶顯示器的數(shù)據(jù)輸入接口DB0~DB7；反之當(dāng)busy=1時(shí)OCMJ忙于處理數(shù)據(jù)，req高電平，en-out為低電平，其中地址信號(hào)不變，ROM的輸出數(shù)據(jù)也不變。[10]</p><p>　　圖3.2 液晶顯示器接口原理圖</p><p>　　3.2 工作原理圖及程

101、序</p><p>　　3.2.1 工作原理圖</p><p>　　系統(tǒng)設(shè)計(jì)總框架圖如圖3.3所示，在系統(tǒng)通電后，F(xiàn)PGA講首先對(duì)系統(tǒng)進(jìn)行初始化操作，在初始化操作中最主要的是寄存器的復(fù)位，顯示開(kāi)關(guān)的控制，功能設(shè)置以及對(duì)屏幕進(jìn)行清屏。之后則通過(guò)顯示控制模塊對(duì)LCD進(jìn)行顯示的控制，其中顯示控制模塊主要負(fù)責(zé)的是在LCD顯示多行字符時(shí)進(jìn)行換行操作，在用戶(hù)指定數(shù)據(jù)并在屏幕的指定顯示位置所對(duì)應(yīng)的RA

102、M的值，以級(jí)在圖像顯示時(shí)進(jìn)行的ROM地址重映射算法，和對(duì)LCD顯示區(qū)時(shí)對(duì)應(yīng)RAM進(jìn)行是寫(xiě)入操作，其中的數(shù)據(jù)分別來(lái)源于中文和英文的數(shù)據(jù)模塊，動(dòng)態(tài)數(shù)據(jù)的模塊，以及圖像數(shù)據(jù)的模塊。對(duì)此模塊的設(shè)計(jì)，整體結(jié)構(gòu)以狀態(tài)機(jī)來(lái)實(shí)現(xiàn)。</p><p>　　圖3.3 工作原理圖</p><p>　　3.2.2 工作源程序</p><p><b>　　見(jiàn)附錄1。</b&

103、gt;</p><p>　　3.3 模塊的測(cè)試與使用方法</p><p>　　3.3.1 模塊的使用方法</p><p><b>　　英文字符顯示</b></p><p>　　英文字符時(shí)最常用到的一種顯示文本方式，操作起來(lái)也是最簡(jiǎn)單的。只需要對(duì)其修改顯示RAM內(nèi)容即可。如果想改變顯示的內(nèi)容只需要改變進(jìn)程中每一行末尾的C

104、har-to-integer函數(shù)括號(hào)中的內(nèi)容即可。</p><p><b>　　中文字符的顯示</b></p><p>　　是同樣可以修改顯示的RAM模塊。</p><p><b>　　動(dòng)態(tài)數(shù)據(jù)的顯示</b></p><p>　　主要是十進(jìn)制數(shù)已經(jīng)在函數(shù)中定義。但是由于動(dòng)態(tài)數(shù)據(jù)根據(jù)數(shù)據(jù)來(lái)源以及顯示格

105、式的不同，顯示方式非常非常多，因此若要改變數(shù)據(jù)的現(xiàn)實(shí)方式和大小，則需要在顯示控制模塊中修改，只需要修改WRITERAM1這個(gè)狀態(tài)的程序即可。</p><p><b>　　屏幕顯示位置的指定</b></p><p>　　屏幕的顯示位置可以由Position這個(gè)變量來(lái)進(jìn)行改變，Position變量在每顯示完成一組數(shù)據(jù)后會(huì)自動(dòng)加1，指向的下一個(gè)顯示位置。如果需要增加顯示位置

106、，則可以增加Position的最大值即可。</p><p>　　3.3.2 圖像模塊的顯示</p><p>　　由于LCD12864液晶屏幕的大小為128*64像素，因此所能顯示的圖片大小最大也只能為128*64，對(duì)圖像的取模采用圖像取模軟件Image2LCD V2.9對(duì)其進(jìn)行取模。其取模方式為自左向右，由上到下的橫向取模。</p><p>　　取模后的數(shù)據(jù)由于包

107、含了逗號(hào)和OX這些符號(hào)，因此無(wú)法直接給.mif格式的文件賦值。因此可以使用Word等文件處理軟件的“替換”功能將其去除后再?gòu)?fù)制給.mif文件。</p><p>　　3.4 進(jìn)行仿真分析</p><p>　　VHDL代碼生成LCD模塊 如圖3.4所示為L(zhǎng)CD仿真模塊：</p><p>　　圖3.4 LCD仿真模塊</p><p>　　如3.

108、5圖為仿真圖：</p><p><b>　　圖3.5 仿真圖</b></p><p>　　如圖3.6所示為完成后的實(shí)物圖：</p><p>　　圖3.6 完成后的實(shí)物圖</p><p>　　第四章 課題總結(jié)評(píng)估</p><p>　　4.1 本課題總結(jié)</p><p>

109、　　本課題通過(guò)對(duì)基于FPGA的12864液晶模塊的控制模塊的研究，完成了一種可以簡(jiǎn)單有效的控制LCD模塊顯示中英文字符、圖像和相關(guān)的動(dòng)態(tài)數(shù)據(jù)的可移植的控制模塊。</p><p>　　本課題系統(tǒng)設(shè)計(jì)從開(kāi)始到完成共花了3個(gè)月左右的時(shí)間，設(shè)計(jì)的主要難點(diǎn)在于對(duì)LCD12864液晶模塊的研究。以及其圖像顯示RAM緩沖區(qū)特殊的排列方式而設(shè)計(jì)的對(duì)應(yīng)的算法，和系統(tǒng)的整合。本系統(tǒng)基本完成了設(shè)計(jì)指標(biāo)的所有要求，從程序的易修改性和易用