版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、8位串行模數(shù)轉(zhuǎn)換器位串行模數(shù)轉(zhuǎn)換器TLC549的應(yīng)用的應(yīng)用1.1.概述概述TLC549是美國德州儀器公司生產(chǎn)的8位串行AD轉(zhuǎn)換器芯片，可與通用微處理器、控制器通過CLK、CS、DATAOUT三條口線進行串行接口。具有4MHz片內(nèi)系統(tǒng)時鐘和軟、硬件控制電路，轉(zhuǎn)換時間最長17μs，TLC549為40000次s?？偸д{(diào)誤差最大為0.5LSB，典型功耗值為6mW。采用差分參考電壓高阻輸入，抗干擾，可按比例量程校準轉(zhuǎn)換范圍，VREF接地，VREF
2、－VREF≥1V，可用于較小信號的采樣。2.2.芯片簡介芯片簡介2.1TLC5492.1TLC549的內(nèi)部框圖和管腳名稱的內(nèi)部框圖和管腳名稱TLC549的內(nèi)部框圖和引腳名稱如圖1所示。2.22.2極限參數(shù)極限參數(shù)TLC549的極限參數(shù)如下：一組通常的控制時序為：一組通常的控制時序為：(1)將CS置低。內(nèi)部電路在測得CS下降沿后，再等待兩個內(nèi)部時鐘上升沿和一個下降沿后，然后確認這一變化，最后自動將前一次轉(zhuǎn)換結(jié)果的最高位(D7)位輸出到DA
3、TAOUT端上。(2)前四個IOCLOCK周期的下降沿依次移出第2、3、4和第5個位(D6、D5、D4、D3)，片上采樣保持電路在第4個IOCLOCK下降沿開始采樣模擬輸入。(3)接下來的3個IOCLOCK周期的下降沿移出第6、7、8(D2、D1、D0)個轉(zhuǎn)換位，(4)最后，片上采樣保持電路在第8個IOCLOCK周期的下降沿將移出第6、7、8(D2、D1、D0)個轉(zhuǎn)換位。保持功能將持續(xù)4個內(nèi)部時鐘周期，然后開始進行32個內(nèi)部時鐘周期的A
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
評論
0/150
提交評論