版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、摘要摘要：Altera公司出品系列器件所用設(shè)計軟件――QuartusII，提供了一種其獨有的優(yōu)化方法：邏輯鎖定（LogicLock）。本文介紹了一種在實際工程中應(yīng)用邏輯鎖定的方法，并加以仿真驗證。關(guān)鍵詞關(guān)鍵詞：AlteraQuartusIIFPGA邏輯鎖定方法學(xué)應(yīng)用1概述概述成立于1983年的Altera公司(AlteraInternationalLimited)，在可編程系統(tǒng)級芯片(SOPC)領(lǐng)域中一直處于前沿和領(lǐng)先的地位，其2003
2、年度的年收入高達8.272億美元。它將其發(fā)明的可編程邏輯技術(shù)與軟件工具、IP和設(shè)計服務(wù)相結(jié)合，向全世界近14000家客戶提供可編程解決方案。Altera所推出的FPGA器件被定位成昂貴且成本極高的解決方案（例如ASIC和ASSP）的替代品。具有靈活性、性價比高、易用等特點。QuartusII是Altera為FPGA、CPLD和結(jié)構(gòu)化ASIC器件提供的專用EDA工具。該軟件優(yōu)點有：性能上的領(lǐng)先優(yōu)勢；設(shè)計流方法學(xué)支持的領(lǐng)先優(yōu)勢；領(lǐng)先的系統(tǒng)設(shè)
3、計和IP集成方法；領(lǐng)先的布局布線技術(shù)；領(lǐng)先的時序靠近技術(shù)；領(lǐng)先的驗證方案和領(lǐng)先的第三方合作伙伴的EDA支持。2應(yīng)用背景應(yīng)用背景圖1比特路由器4X2.5G線卡輸出部分邏輯框圖圖3兩種設(shè)計流程比較具體做法是：首先，分析整體資源利用率。EP1SGX40G型號的FPGA具有41250個邏輯單元(LE)，20個全雙工收發(fā)器通道，45個全雙工源同步通道，RAM總量3Mibt，14個DSP模塊；112個嵌入乘法器，8個PLL，芯片封裝為1020管腳B
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
評論
0/150
提交評論