版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領
文檔簡介
1、1 / 122０07 07 / 20 20０8 學年第 學年第_二學期期 二學期期{末}考試 考試卷A一、填空（ 一、填空（1分×１ 分×１5=15 5=15分） 分）1、 雙極型半導體ＩC以（ )作為有源器件，ＭOS型ＩＣ以MOS場效應晶件管作為有源器件。把雙極和CMＯS相容工藝稱為（ ）工藝。2、 集成度提高的三個主要技術因素是器件盡寸縮小，(
2、 ）及芯片集成效率（結構和工藝設計改進）提高.3、 衡量一個TTL電路靜態(tài)特性好壞的參數(shù)主要有噪聲容限、負載能力、（ ）。4、 增強型NＭＯS管其UGS( ）， 則該管截止；增強型PＭOS管其ＵGS（ ）， 則該管導通。5、 N溝器件的好處是電子表面遷移率比空穴表面遷移率（ ），所以NMOS電
3、路的工作速度比PMOS電路（ ）6、 帶緩沖級的ＣMOS門電路，輸出驅動能力僅由該輸出端的（ ）決定，與各輸入端所處的（ )。7、 在模擬IC的橫向PNP管中，基區(qū)寬度減小會使β( ），使CE之間的穿通電壓VＰT( ),基區(qū)寬度的選擇要首先保證（ ）對基區(qū)寬度的要求.8、 差模放大器放大有用的(
4、 ）信號,對各種共模信號具有良好的共模抑制作用。β、VBE、,ICEO隨溫度的變化會造成零點漂移及噪聲，這些變化均是（ ）信號.二 問答題 問答題 （5６分） １、圖１為雙極邏輯集成電路中ＮPＮ晶體管結構圖，(1)簡述寄生晶體管對NPN管的影響 (４分)(3)工藝上如何減小有源寄生效應(5分）。 （ 共
5、9分）3 / 12φ=1０ 1 11 0 01 0 1VDD VDDF 1F 2AB CQpQnaQnbQncQeφφ.. ..3、圖３為CMOS電流源電路,當 (W/Ｌ）2::（W/Ｌ）１ =2：1,計算 Iｏ：Iｒ (4分 ) IoIrQ1 Q2.. ..圖3 MOＳ恒流源200 200８ ／ ２00 00９ 學年第 學年第_一學期期｛末｝考試卷 一學期期｛末｝考試卷A一． 一． 填空（ 填空（1分× 分
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
評論
0/150
提交評論