相干光接收機(jī)中QPSK信號實(shí)時(shí)解調(diào)算法的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、互聯(lián)網(wǎng)業(yè)務(wù)對帶寬的巨大需求，推動了光纖通信系統(tǒng)單信道傳輸速率的迅猛提升。采用高級調(diào)制格式和相干接收方式提升光纖通信系統(tǒng)傳輸容量，已成為主流技術(shù)方案之一。正交相移鍵控（QPSK）作為目前常用的調(diào)制格式，研究其對應(yīng)的相干解調(diào)實(shí)時(shí)算法具有重要意義。本論文主要圍繞數(shù)字相干光接收機(jī)中 QPSK信號解調(diào)時(shí)所涉及到的時(shí)鐘恢復(fù)、頻偏糾正和相位噪聲補(bǔ)償?shù)葘?shí)時(shí)算法展開了研究。
　　（1）研究了時(shí)鐘恢復(fù)、頻偏糾正和相位噪聲補(bǔ)償?shù)人惴ǖ墓ぷ髟?、?shù)學(xué)模型

2、以及處理流程。基于 Matlab開發(fā)環(huán)境，設(shè)計(jì)了全數(shù)字時(shí)鐘恢復(fù)、M次方頻偏補(bǔ)償和Viterbi-Viterbi相位噪聲補(bǔ)償?shù)入x線算法。采用VPI開發(fā)平臺和Matlab聯(lián)合仿真的方式，對上述離線算法的功能和性能進(jìn)行了驗(yàn)證與優(yōu)化。同時(shí)，為了解決異構(gòu)光網(wǎng)絡(luò)中不同速率信號的時(shí)鐘恢復(fù)問題，給出了一種信號速率識別的方法。
　?。?）結(jié)合Vivado開發(fā)環(huán)境和Xilinx公司的V7系列現(xiàn)場可編程門陣列（FPGA）芯片的硬件資源，采用大規(guī)模并行處

3、理方案，使用 Verilog語言，設(shè)計(jì)了時(shí)鐘誤差檢測、M次方頻偏補(bǔ)償和Viterbi-Viterbi相位噪聲補(bǔ)償?shù)葘?shí)時(shí)算法，并仿真分析了算法的性能。在此基礎(chǔ)上，通過對系統(tǒng)邏輯延時(shí)和布線延時(shí)優(yōu)化，將 FPGA的實(shí)時(shí)處理信號頻率從200MHz提高到333.33MHz，從而滿足10GBaud QPSK信號實(shí)時(shí)處理時(shí)的吞吐量要求。
　?。?）構(gòu)建了QPSK信號實(shí)時(shí)解調(diào)算法的驗(yàn)證平臺，使用ChipScope工具和GTX高速收發(fā)器分別對上述算