基于PCIE總線的高速數(shù)據(jù)采集系統(tǒng)設(shè)計與實現(xiàn).pdf

1、高速數(shù)據(jù)采集系統(tǒng)廣泛應(yīng)用于諸多領(lǐng)域，如雷達(dá)信號處理、生物光譜分析和無人機(jī)入侵檢測數(shù)據(jù)獲取等。隨著現(xiàn)場信號采集速率和處理器性能的不斷提升，高速數(shù)據(jù)采集系統(tǒng)需要越來越高的數(shù)據(jù)傳輸速率將現(xiàn)場數(shù)據(jù)傳輸?shù)接嬎銠C(jī)中進(jìn)行處理，因此設(shè)計高總線傳輸速率的數(shù)據(jù)采集系統(tǒng)至關(guān)重要。PCIE總線相較于傳統(tǒng)總線具有更快的數(shù)據(jù)傳輸速度、良好的兼容性和擴(kuò)展性，因此設(shè)計基于PCIE的高速數(shù)據(jù)采集系統(tǒng)具有重要意義。
　　本文研究了一種基于PCIE20總線的高速數(shù)據(jù)采

2、集系統(tǒng)，通過連續(xù)讀寫方式的緩存控制器設(shè)計和級聯(lián)結(jié)構(gòu)的PCIE總線傳輸控制器設(shè)計，實現(xiàn)了系統(tǒng)數(shù)據(jù)的高效緩存和高速可靠傳輸。本文主要工作如下:
　　1、討論了系統(tǒng)設(shè)計方案，包括系統(tǒng)的硬件和固件控制邏輯架構(gòu)，并分析了系統(tǒng)固件控制邏輯設(shè)計中的兩個難點(diǎn)（即高效PCIE總線傳輸控制器設(shè)計和高效緩存控制器設(shè)計）和系統(tǒng)硬件設(shè)計中高速電路設(shè)計這一難點(diǎn);
　　2、設(shè)計并實現(xiàn)系統(tǒng)功能的FPGA固件控制邏輯，包括ADC控制器、DDR3控制器、PCI

3、E總線傳輸控制器和FIFO設(shè)計，通過連續(xù)讀寫方式的DDR3控制器設(shè)計實現(xiàn)系統(tǒng)高效數(shù)據(jù)緩存，利用級聯(lián)結(jié)構(gòu)DMA接口方式的PCIE總線傳輸控制器設(shè)計實現(xiàn)系統(tǒng)高速數(shù)據(jù)傳輸;
　　3、設(shè)計并實現(xiàn)了低延時輸出的ADC采集子板，圍繞ADC芯片進(jìn)行ADC采集子板的原理圖和PCB設(shè)計，并在PCB設(shè)計中通過等長蛇形走線解決高速并行數(shù)字信號串?dāng)_與時延問題;
　　4、對系統(tǒng)進(jìn)行測試:設(shè)計系統(tǒng)的測試方案和搭建軟硬件測試平臺，完成系統(tǒng)的硬件狀態(tài)測試，