基于憶阻器的競(jìng)爭(zhēng)神經(jīng)網(wǎng)絡(luò)及其聯(lián)想記憶研究.pdf

1、人工神經(jīng)網(wǎng)絡(luò)是通過(guò)模仿生物神經(jīng)網(wǎng)絡(luò)的處理方法創(chuàng)立的一種計(jì)算模型，相較于過(guò)去的模型，它具備更強(qiáng)的適應(yīng)性與智能性。然而，由于CMOS晶體管尺寸縮小變得越來(lái)越困難，人工神經(jīng)網(wǎng)絡(luò)電路的規(guī)模受到了極大限制，難以處理日益復(fù)雜的問(wèn)題。憶阻器是一種新型的阻變存儲(chǔ)器件，它具備體積小，非易失性、功耗低以及阻值受到流經(jīng)器件電荷量控制的優(yōu)良特性。使用憶阻器代替?zhèn)鹘y(tǒng)的晶體管構(gòu)建突觸將大大減小神經(jīng)網(wǎng)絡(luò)電路的體積與能耗，提高電路的信息處理能力。
　　本文首先簡(jiǎn)

2、述憶阻器的研究現(xiàn)狀和應(yīng)用前景，重點(diǎn)敘述了憶阻神經(jīng)網(wǎng)絡(luò)的發(fā)展概況。接著論述目前常見(jiàn)的憶阻器模型，分析各種模型的優(yōu)缺點(diǎn)與使用場(chǎng)合，為憶阻神經(jīng)網(wǎng)絡(luò)電路選擇憶阻器模型奠定基礎(chǔ)。然后介紹了目前基于憶阻器的競(jìng)爭(zhēng)神經(jīng)網(wǎng)路電路存在的問(wèn)題，例如漏電流、輸入向量與原型向量的相似度計(jì)算存在誤差等，并針對(duì)這些缺陷提出自己的競(jìng)爭(zhēng)神經(jīng)網(wǎng)絡(luò)電路設(shè)計(jì)。為了檢驗(yàn)提出解決方案的正確性，使用設(shè)計(jì)的電路進(jìn)行數(shù)字圖像的訓(xùn)練與識(shí)別。最后討論聯(lián)想記憶的含義與意義，并在現(xiàn)有電路的基礎(chǔ)

3、上設(shè)計(jì)了基于憶阻器的聯(lián)想記憶網(wǎng)絡(luò)。相較于原有電路，它增加可變閾值以及脈沖寬度可調(diào)的功能，增強(qiáng)了電路的靈活性與擴(kuò)展性。通過(guò)模擬著名的巴普洛夫的狗實(shí)驗(yàn)，檢驗(yàn)了設(shè)計(jì)的電路是否聯(lián)想記憶功能。
　　本文的主要工作方向是基于憶阻器的神經(jīng)網(wǎng)絡(luò)電路設(shè)計(jì)，主要研究包括：憶阻器常見(jiàn)模型的優(yōu)缺點(diǎn)以及使用場(chǎng)合研究；基于憶阻器的競(jìng)爭(zhēng)神經(jīng)網(wǎng)絡(luò)設(shè)計(jì)；基于憶阻器的聯(lián)想記憶網(wǎng)絡(luò)設(shè)計(jì)。本文的研究成效將推動(dòng)憶阻器在競(jìng)爭(zhēng)神經(jīng)網(wǎng)絡(luò)與聯(lián)想記憶網(wǎng)絡(luò)方向上的發(fā)展，并為其他類型的