電子設(shè)備EFT測(cè)試與性能分析.pdf

1、在目前的電子產(chǎn)品中，大都存在著各種各樣的電磁干擾。這些電磁干擾不僅影響到電子設(shè)備的正常工作，而且會(huì)造成電子設(shè)備中某些元器件的損害，降低了電子設(shè)備的EMC性能。本文從電快速瞬變脈沖群試驗(yàn)(EFT)出發(fā)，探討了EFT對(duì)電子設(shè)備性能的影響。
　　 本文首先從系統(tǒng)級(jí)EFT試驗(yàn)和IC級(jí)EFT試驗(yàn)兩方面出發(fā)，詳細(xì)介紹了EFT實(shí)驗(yàn)的一些基礎(chǔ)知識(shí)，對(duì)電快速瞬變脈沖群的測(cè)試方法和測(cè)試系統(tǒng)進(jìn)行詳細(xì)的介紹，并且給出了測(cè)試系統(tǒng)的搭建標(biāo)準(zhǔn)和實(shí)例。

2、　　 其次對(duì)電快速瞬變脈沖群從其頻譜、耦合機(jī)理、干擾途徑、實(shí)現(xiàn)抗EFT干擾的措施手段等方面分別進(jìn)行了介紹和探討。在進(jìn)行芯片的EFT測(cè)試前，分析了芯片的技術(shù)資料，進(jìn)行IC級(jí)電磁兼容測(cè)試板的設(shè)計(jì)與制作。
　　 然后對(duì)設(shè)備和芯片分別進(jìn)行了系統(tǒng)級(jí)和IC級(jí)的EFT測(cè)試。根據(jù)測(cè)試數(shù)據(jù)和電路原理圖，分析了設(shè)備和芯片的失效原因。
　　 一方面對(duì)設(shè)備的控制板PCB進(jìn)行干擾分析，在布局布線等版圖優(yōu)化和電路設(shè)計(jì)方面提出了一系列的整改意見(jiàn)；對(duì)

3、整個(gè)設(shè)備的接地方式進(jìn)行了分析，找出了接地所存在的電磁兼容風(fēng)險(xiǎn)；還對(duì)電源輸入端口干擾抑制和設(shè)備中的光電隔離問(wèn)題進(jìn)行了分析，提出了整改措施；同時(shí)還給出了軟件設(shè)計(jì)抗擾方面的參考方案。
　　 另一方面對(duì)試驗(yàn)芯片進(jìn)行失效分析，分析了EFT對(duì)芯片所造成的損傷，提出了一種對(duì)慢速干擾信號(hào)起作用的EFT保護(hù)電路，并進(jìn)行了仿真優(yōu)化，并且總結(jié)了一些版圖上和電路上常用的防止和抑制芯片Latch up現(xiàn)象的有效措施。
　　 最后，對(duì)整改后的設(shè)備和