基于FPGA的同步信號(hào)發(fā)生器設(shè)計(jì).pdf

1、FPGA(Field Programmable Gate Array)器件的應(yīng)用是繼單片機(jī)之后，當(dāng)今嵌入式系統(tǒng)開發(fā)的關(guān)鍵技術(shù)之一，無論在高校還是企業(yè)都得到了廣泛的應(yīng)用。直接數(shù)字頻率合成（DDS，Direct Digital Synthesizer）技術(shù)是從信號(hào)相位概念出發(fā)，以高速數(shù)字器件為基礎(chǔ)，直接合成所需波形的一種全數(shù)字頻率合成技術(shù)，相對(duì)于傳統(tǒng)的模擬頻率合成技術(shù)，具有成本低廉，性能穩(wěn)定，功能集成度高以及產(chǎn)品體積小等一系列優(yōu)點(diǎn)。本文以F

2、PGA為硬件基礎(chǔ)，結(jié)合DDS技術(shù)作為理論支撐，設(shè)計(jì)了一款同步信號(hào)發(fā)生器，其功能是產(chǎn)生兩路頻率可實(shí)時(shí)調(diào)整，且分辨率在0.001Hz以下的方波信號(hào)，分別作為視頻信號(hào)的行同步信號(hào)和場(chǎng)同步信號(hào)，最終運(yùn)用在視頻還原項(xiàng)目中。本文的主要工作如下：
　　1.對(duì)串行異步通信進(jìn)行了研究。根據(jù)項(xiàng)目的實(shí)際需求，需要通過計(jì)算機(jī)來控制 FPGA輸出兩路同步信號(hào)，考慮到串行通信具有成本低，易實(shí)現(xiàn)的特點(diǎn)，因此采用通用異步收發(fā)傳輸器（UART，Universal

3、Asynchronous Receiver/Transmitter）作為計(jì)算機(jī)與 FPGA的通信接口。本文主要對(duì)該通信方式的數(shù)據(jù)格式、波特率以及數(shù)據(jù)采樣等特性進(jìn)行了研究，并在FPGA上設(shè)計(jì)實(shí)現(xiàn)了這種通信方式。
　　2.對(duì)DDS技術(shù)進(jìn)行了研究。計(jì)算機(jī)將目標(biāo)信號(hào)的頻率值通過串口傳輸?shù)紽PGA內(nèi)部后，以DDS的方式合成信號(hào)，因此本文對(duì)DDS的技術(shù)原理及實(shí)現(xiàn)方式進(jìn)行了研究，并在FPGA內(nèi)部搭建了以DDS為基礎(chǔ)的模塊。由于同步信號(hào)發(fā)生器最終

4、產(chǎn)生的是方波信號(hào)，并不需要產(chǎn)生正弦波和三角波，本文對(duì)DDS的ROM模塊進(jìn)行了簡化和修改，使其更加適合項(xiàng)目的需求。
　　3.對(duì)所有模塊進(jìn)行綜合實(shí)現(xiàn)和仿真。模塊代碼完成之后，需要用綜合工具進(jìn)行由代碼轉(zhuǎn)換為實(shí)際電路的工作。本文采用Xilinx公司自帶的綜合工具ISE對(duì)模塊進(jìn)行編譯、綜合和布局布線，之后將程序燒入 FPGA內(nèi)部，用示波器對(duì)波形進(jìn)行觀察。發(fā)現(xiàn)問題之后，通過不斷對(duì)程序進(jìn)行仿真與綜合，以及對(duì)輸出波形的直觀觀察查找問題，解決問題。