2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩84頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

1、由于擴頻技術(shù)擁有極強的抗人為干擾和抗截獲的能力,因此被廣泛的應用于軍用通信領域。在擴頻技術(shù)中,結(jié)合了直接序列擴頻技術(shù)和跳頻技術(shù)優(yōu)點的DS/FH混合擴頻技術(shù)可以突破單一擴頻技術(shù)的瓶頸,獲得比單一擴頻技術(shù)更強的抗干擾能力。目前混合擴頻通信技術(shù)已經(jīng)成為研究較多的抗干擾技術(shù)。
  本文以實驗室科研項目“xxxx系統(tǒng)”為研究背景,該項目旨在研制出一種能夠在極低信噪比條件下實現(xiàn)短數(shù)據(jù)的發(fā)送和正確接收的DS/FH混合擴頻通信系統(tǒng)。本文對該混合擴

2、頻通信系統(tǒng)綜合基帶單元的設計進行了深入的研究,給出了綜合基帶單元的設計方案,并用MATLAB軟件對所設計的綜合基帶系統(tǒng)進行了仿真。仿真結(jié)果表明該系統(tǒng)可以在極低信噪比條件下進行可靠通信。在理論分析和仿真的基礎上,對所設計的基帶單元進行了FPGA實現(xiàn),給出了其中關(guān)鍵模塊的詳細實現(xiàn)過程、實現(xiàn)流程圖以及功能仿真結(jié)果。
  在進行基帶單元設計的過程中,本文對以下問題進行了深入的研究,并給出了解決方案:
  1、根據(jù)系統(tǒng)參數(shù)的要求,對混

3、合擴頻通信系統(tǒng)基帶單元采用的協(xié)議幀的結(jié)構(gòu)進行了設計,設計的協(xié)議幀由前導序列、數(shù)據(jù)幀、勤務定時序列三部分構(gòu)成,其中前導序列和勤務定時序列分別承擔了實現(xiàn)系統(tǒng)同步和同步保持的功能。
  2、由于跳頻的存在,不同跳頻時隙間的多普勒頻移是不相同的,如果采用傳統(tǒng)的符號級調(diào)制方式(先對數(shù)據(jù)進行調(diào)制,然后再擴頻),則在一個跳頻時隙內(nèi)是無法傳輸完同一個符號擴頻后的碼片數(shù)據(jù)的。因此同一個符號擴頻后的碼片數(shù)據(jù)需要在幾個相鄰的跳頻時隙中進行傳輸,這導致同

4、一個符號的數(shù)據(jù)經(jīng)歷了不同的多普勒頻移。為了解決這個問題,本文采用了一種碼片級調(diào)制方式(先對數(shù)據(jù)進行擴頻,然后在調(diào)制),該調(diào)制方式可以減少多普勒頻移對系統(tǒng)的影響。
  3、為了保證可以在極低信噪比的條件下實現(xiàn)系統(tǒng)的同步,文中設計了一種適合于本系統(tǒng)的跳擴頻同步方案,該方案將跳頻同步與擴頻同步放在一起進行討論。仿真結(jié)果表明該同步方案可以在極低的信噪比條件下實現(xiàn)系統(tǒng)的同步。
  4、由于文中對待發(fā)送的數(shù)據(jù)進行了咬尾卷積編碼,所以接收

5、端只有在經(jīng)過相應的譯碼后才能得到正確的原始數(shù)據(jù)。針對傳統(tǒng)咬尾卷積碼譯碼算法復雜度高及譯碼延遲不固定的缺點,文中提出了一種基于SOVA的固定時延咬尾卷積碼譯碼算法,該算法在降低譯碼復雜度的同時使譯碼過程有著固定的譯碼延遲。仿真結(jié)果表明該算法在誤碼率性能上接近于最大使然譯碼算法,且優(yōu)與循環(huán)維特比譯碼算法。
  在進行基帶單元的FPGA實現(xiàn)時,文中優(yōu)化了下列模塊的FPGA實現(xiàn)方式:
  1、基帶成形濾波模塊的FPGA實現(xiàn)。文中采用

6、了全并行結(jié)構(gòu)的分布式算法來進行成形濾波器的FPGA實現(xiàn)。在進行FPGA實現(xiàn)時,針對濾波器輸入信號的特點對該算法的存儲結(jié)構(gòu)進行了優(yōu)化,大大降低了該算法對FPGA存儲資源的使用量。
  2、信號檢測與同步模塊的FPGA實現(xiàn)。該模塊的實現(xiàn)需要消耗掉FPGA中大量的存儲資源和邏輯資源,為了能夠成功地在所選用的FPGA中實現(xiàn)該模塊,文中對該模塊中乘累加器的實現(xiàn)結(jié)構(gòu)進行了優(yōu)化,減少了邏輯資源的使用量。由于本模塊中存儲資源的使用量是一個固定值,

7、所以只能提高FPGA內(nèi)部存儲資源的使用率。為了達到這個目的,對FPGA內(nèi)部存儲資源的使用進行了詳細規(guī)劃。經(jīng)過規(guī)劃后,F(xiàn)PGA中各種類型的存儲資源都得到了充分的利用。
  3、咬尾卷積碼譯碼模塊的FPGA實現(xiàn)。為了便于在FPGA上實現(xiàn)文中提出的基于SOVA的固定時延咬尾卷積碼譯碼算法,把該算法分為了維特比譯碼模塊,軟信息計算與更新模塊,初始狀態(tài)選擇模塊,譯碼信息緩存與調(diào)整模塊4個子模塊。文中對這4個子模塊的功能進行了介紹,并給出了其

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論