CPU-GPU供電網(wǎng)絡(luò)中去耦電容的分析與優(yōu)化.pdf

1、隨著電子系統(tǒng)向著更高速、集成度更高、功耗更大、低電壓和大電流的趨勢發(fā)展，高速數(shù)字系統(tǒng)設(shè)計的信號完整性和電源完整性將面臨嚴(yán)峻考驗。在電源分配網(wǎng)絡(luò)上引起的噪聲耦合問題會嚴(yán)重影響到微處理器電路的可靠性和穩(wěn)定性。適當(dāng)?shù)匾牒瓦x擇去耦電容來應(yīng)對電源供電網(wǎng)絡(luò)設(shè)計和優(yōu)化當(dāng)中的挑戰(zhàn)，已經(jīng)變成解決微處理器電源完整性問題的主要手段。在傳統(tǒng)電源供電網(wǎng)絡(luò)的設(shè)計方法當(dāng)中，去耦電容選型則主要依賴于設(shè)計者的個人經(jīng)驗，再輔以流片或制版后的實際測量、調(diào)整，以期最終達到設(shè)

2、計指標(biāo)。但這種方法由于周期長、費用大、重復(fù)設(shè)計的可能性高，已經(jīng)越來越不能適用于競爭日趨激烈的電子工業(yè)中了。基于仿真模型的去耦電容分析方法，能在設(shè)計開始之前，就可以依據(jù)設(shè)計指標(biāo)給出相應(yīng)的設(shè)計指導(dǎo)，并跟蹤整個的設(shè)計周期，確保交付生產(chǎn)的質(zhì)量，極大地提高了設(shè)計的一次成功率，所以在現(xiàn)代的工業(yè)界應(yīng)用的越來越廣泛。本論文重點研究微處理器的電源分配網(wǎng)絡(luò)和基于仿真建模的去耦電容分析方法。探討了去耦電容對輸出信號完整性的影響。主要研究工作成果如下：