基于電源網(wǎng)格的單元級的3DIC電源傳輸網(wǎng)絡(luò)分析方法.pdf

1、與二維(two-dimension，2D)集成電路相比，三維(three-dimension，3D)集成電路供電需求增加，能量傳輸路徑更為復(fù)雜，通過電源網(wǎng)絡(luò)傳輸?shù)碾娏餍枨笤黾?，?dǎo)致互連線上電壓降增加，因此帶來了新的能量傳輸和電路性能問題。且供電電壓有逐漸降低的趨勢，電壓降的存在使電源供應(yīng)不充足，進(jìn)而導(dǎo)致電路性能下降，電壓降帶來的問題不容忽視。由于運(yùn)行時(shí)間和內(nèi)存空間的問題，3D集成電路靜態(tài)電壓降的計(jì)算成為一種挑戰(zhàn)。
　　本文在45n

2、m制造工藝節(jié)點(diǎn)下，對基于格點(diǎn)的單元級3D集成電路電源傳輸網(wǎng)絡(luò)分析方法進(jìn)行研究，并提出了考慮片上電源傳輸?shù)?D集成電路電源網(wǎng)絡(luò)等效電路模型;將高斯-賽德爾迭代法和逐次超松弛迭代法應(yīng)用于實(shí)際的3D IC電源網(wǎng)絡(luò)分析，提出了逐層逐點(diǎn)計(jì)算格點(diǎn)電壓的3D-IC格點(diǎn)法和3D-IC改進(jìn)格點(diǎn)法。根據(jù)預(yù)估結(jié)果，找出電壓降最差的格點(diǎn)，在該區(qū)域插入電源硅通孔(Through Silicon Via，TSV)或焊球(bump)來優(yōu)化該點(diǎn)及其周圍格點(diǎn)的電壓降。<