版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、現(xiàn)代雷達(dá)信號處理的核心內(nèi)容有信號檢測、目標(biāo)跟蹤與識別和威脅判斷等,而復(fù)雜環(huán)境下的恒虛警檢測一直是雷達(dá)信號處理中的一個熱點(diǎn)和難點(diǎn)問題。增強(qiáng)對各類雜波處理的有效性和穩(wěn)定性,減小恒虛警損失,是恒虛警處理研究的主要目標(biāo)。
現(xiàn)代雷達(dá)信號處理所面臨的雜波背景干擾更為復(fù)雜化,傳統(tǒng)單一模型的恒虛警檢測器因?yàn)橛衅涿黠@的不足使得檢測性能不能滿足要求,比如CA-CFAR在均勻雜波環(huán)境下檢測性能很理想,但是對雜波邊緣和多目標(biāo)環(huán)境適應(yīng)性較差;GO-CF
2、AR是針對雜波邊緣問題進(jìn)行改進(jìn)的,但是無法適應(yīng)多目標(biāo)環(huán)境檢測;SO-CFAR是針對干擾目標(biāo)所改進(jìn)的算法,但是易受干擾目標(biāo)所處位置的影響,而且在雜波邊緣的檢測性能很差;所以通過某一種固定的CFAR檢測器都很難取得理想的檢測效果。針對這一問題,本文研究并設(shè)計(jì)多模型的智能化的恒虛警檢測器,以提高系統(tǒng)的檢測能力。
本文在設(shè)計(jì)多模型恒虛警處理算法時,首先分析了雜波統(tǒng)計(jì)模型和識別算法。因?yàn)楸疚闹饕槍Φ头直婧J吕走_(dá),所以選用瑞利分布模型作
3、為雜波統(tǒng)計(jì)模型。經(jīng)過對各種雜波模型識別算法的分析,本文選用Anderson-Darling擬合優(yōu)度檢驗(yàn)來估計(jì)雜波邊緣,然后再根據(jù)統(tǒng)計(jì)量(VI)和MR再次估計(jì)雜波背景環(huán)境的起伏性,從而可以在多種恒虛警處理模型中選擇合適的處理算法來進(jìn)行信號處理。
本文利用FPGA可以同時對大量變量進(jìn)行邏輯運(yùn)算和賦值的優(yōu)勢,對所設(shè)計(jì)的多模型恒虛警信號處理算法給出了具體的電路實(shí)現(xiàn)。在FPGA中可以有效地實(shí)現(xiàn)CA-CFAR、SO-CFAR、GO-CFA
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的雷達(dá)信號處理系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的雷達(dá)信號處理系統(tǒng)的設(shè)計(jì).pdf
- 基于FPGA的雷達(dá)信號預(yù)處理系統(tǒng)設(shè)計(jì).pdf
- 雷達(dá)信號處理系統(tǒng)設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- 某雷達(dá)信號處理系統(tǒng)中的FPGA設(shè)計(jì).pdf
- 雷達(dá)信號處理系統(tǒng)的設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- 測高雷達(dá)信號處理系統(tǒng)的設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- 雷達(dá)信號處理系統(tǒng)仿真研究及其FPGA實(shí)現(xiàn).pdf
- 基于FPGA的雷達(dá)信號處理分系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的噪聲調(diào)頻雷達(dá)信號處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 中斷連續(xù)波雷達(dá)信號處理系統(tǒng)設(shè)計(jì)及FPGA實(shí)現(xiàn).pdf
- 基于FPGA的多速率數(shù)字信號處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA模型化設(shè)計(jì)的雷達(dá)信號處理的實(shí)現(xiàn).pdf
- 基于VxWorks的雷達(dá)信號處理系統(tǒng)實(shí)現(xiàn).pdf
- 基于FPGA的B超實(shí)時信號處理系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的雷達(dá)信號處理模塊設(shè)計(jì).pdf
- 基于多DSP的信號處理系統(tǒng)的設(shè)計(jì).pdf
- 基于ARM的雷達(dá)信號處理系統(tǒng)的研究.pdf
- 基于DBF多波束探測雷達(dá)數(shù)字信號處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的ECG信號采集與處理系統(tǒng)設(shè)計(jì).pdf
評論
0/150
提交評論