CMOS硅像素探測(cè)器高速數(shù)據(jù)測(cè)試系統(tǒng).pdf

1、2012年歐洲核子中心宣布在大型強(qiáng)子對(duì)撞機(jī)上發(fā)現(xiàn)了希格斯粒子，希格斯粒子是“標(biāo)準(zhǔn)模型”中解釋物質(zhì)質(zhì)量起源的粒子，標(biāo)志著“標(biāo)準(zhǔn)模型”的完成和一個(gè)新時(shí)代的開(kāi)始。國(guó)內(nèi)高能物理界提出的CEPC(環(huán)形正負(fù)電子對(duì)撞機(jī)，Circular Electron PositronCollider)是以超高能環(huán)形加速器為核心的世界級(jí)大型加速器，可以精確測(cè)量希格斯玻色子的各種屬性，通過(guò)測(cè)量值與“標(biāo)準(zhǔn)模型”預(yù)言之間偏差的分析，可以尋找“新物理”的蛛絲馬跡，這對(duì)探測(cè)

2、技術(shù)提出了很高的要求。隨著粒子探測(cè)技術(shù)的快速發(fā)展，硅像素探測(cè)器因?yàn)槠鋬?yōu)異的性能，逐漸成為發(fā)展的熱點(diǎn)。
　　CEPC最內(nèi)層的頂點(diǎn)探測(cè)器需要采用高空間分辨率、高收集效率、高系統(tǒng)集成度且低功耗的硅像素探測(cè)器。CMOS(互補(bǔ)金屬氧化物半導(dǎo)體，Complementary Metal OxideSemiconductor)硅像素探測(cè)器可以滿足上述性能要求，是CEPC頂點(diǎn)探測(cè)器的很好選擇。為了對(duì)CMOS硅像素探測(cè)器芯片的性能進(jìn)行詳細(xì)研究，需要設(shè)

3、計(jì)一個(gè)可以實(shí)現(xiàn)高速數(shù)據(jù)傳輸和儲(chǔ)存功能的測(cè)試系統(tǒng)，獲取CMOS硅像素探測(cè)器芯片的信號(hào)數(shù)據(jù)。
　　本文介紹了CMOS硅像素探測(cè)器的結(jié)構(gòu)布局，探測(cè)器數(shù)據(jù)傳輸率。并根據(jù)CMOS探測(cè)器的測(cè)試需求，基于FPGA(現(xiàn)場(chǎng)可編程邏輯門陣列，F(xiàn)ield Programmable Gate Array)及PCI Express總線設(shè)計(jì)了一種高速數(shù)據(jù)測(cè)試系統(tǒng)，系統(tǒng)的數(shù)據(jù)傳輸率能達(dá)到6Gb/s。經(jīng)過(guò)實(shí)驗(yàn)測(cè)試，該系統(tǒng)在數(shù)據(jù)獲取速度和誤碼率的性能優(yōu)異，滿足CM