多通道模數(shù)匹配任意波形產(chǎn)生系統(tǒng)的設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁,還剩58頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、隨著電子系統(tǒng)所需要的激勵信號日趨多樣化和復(fù)雜化,產(chǎn)生特定波形的信號發(fā)生器往往難以滿足研發(fā)和測試需求,而任意波形產(chǎn)生系統(tǒng)(Arbitrary Waveform Generator,AWG)因其高度的靈活性和可以產(chǎn)生任意復(fù)雜波形的優(yōu)點越來越受到工程技術(shù)人員的青睞。目前,以Agilent(安捷倫)、Tektronix(泰克)和RIGOL(北京普源精電)為代表的國內(nèi)外儀器生產(chǎn)商都在加大投入AWG的研發(fā),并開發(fā)出了相應(yīng)產(chǎn)品。但是這些產(chǎn)品普遍存在價

2、格高、輸出通道少、僅提供模擬輸出等缺點,從而限制了AWG的應(yīng)用。
  本文以現(xiàn)場可編程門陣列(Field Programmable Gate Array,F(xiàn)PGA)器件為核心配合D/A轉(zhuǎn)換電路和電平轉(zhuǎn)換電路實現(xiàn)了10通道任意模擬波形產(chǎn)生模塊,64通道任意數(shù)字序列產(chǎn)生模塊以及任意模數(shù)通道的同步模塊。系統(tǒng)的絕大多數(shù)設(shè)計都采用Verilog硬件描述語言在FPGA內(nèi)部實現(xiàn),從而減少系統(tǒng)整體硬件的體積和復(fù)雜度,所做的工作如下:
 ?。?/p>

3、1)以直接數(shù)字合成(Direct Digital Synthesis,DDS)技術(shù)為基礎(chǔ),通過對比分析DDS技術(shù)的兩種結(jié)構(gòu)——直接數(shù)字波形合成(Direct Digital Wave Synthesis,DDWS)和直接數(shù)字頻率合成(Direct Digital Frequency Synthesis,DDFS)的優(yōu)缺點,整合兩種結(jié)構(gòu)的優(yōu)點,實現(xiàn)了產(chǎn)生任意模擬波形的功能設(shè)計。而對于任意數(shù)字序列的產(chǎn)生,主要通過產(chǎn)生高精度的時間信號,控制數(shù)

4、字通道使其輸出信號可在一定時間內(nèi)的任意時刻進行跳變,從而實現(xiàn)滿足任意時序的數(shù)字序列的產(chǎn)生。
 ?。?)制定了系統(tǒng)和PC端上位機通信的協(xié)議,并在FPGA內(nèi)部設(shè)計了數(shù)據(jù)幀解析電路,使得各通道控制電路可以準確獲取本通道的數(shù)據(jù)。同時還在FPGA內(nèi)部設(shè)計了任意模數(shù)通道的同步控制電路。
  (3)給出了系統(tǒng)各功能模塊的測試方案,從測試結(jié)果可以看出,10個模擬通道都能產(chǎn)生正弦波、三角波、方波等常規(guī)波形,還能產(chǎn)生通過PC機上的波形編輯工具繪

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論