基于FPGA和PCI的圖像處理系統(tǒng)設(shè)計.pdf_第1頁
已閱讀1頁，還剩102頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、隨著光學(xué)和電子技術(shù)的發(fā)展，用來代替人類視覺的圖像處理系統(tǒng)在諸多領(lǐng)域得到了廣泛應(yīng)用，如系統(tǒng)安全、軍事對抗、工業(yè)檢測、生物醫(yī)學(xué)等。與此同時，人們對圖像處理系統(tǒng)的要求也越來越高，如更快的速度、更低的功耗、更強大的功能等。為了順應(yīng)圖像處理領(lǐng)域的發(fā)展趨勢，本文研究設(shè)計了一種基于FPGA和PCI的圖像處理系統(tǒng)。
　　本文著重研究了圖像處理系統(tǒng)的硬件設(shè)計，包括電源、CameraLink圖像采集、核心處理器FPGA、SSRAM和DDR2 SDRA

2、M外圍數(shù)據(jù)存儲以及PCI數(shù)據(jù)傳輸?shù)雀鱾€模塊的原理圖和PCB設(shè)計。其中，原理圖設(shè)計部分重點介紹了系統(tǒng)的電源模塊設(shè)計，PCB設(shè)計部分重點介紹了關(guān)鍵器件的布局和重要信號的布線。
　　此外，本文設(shè)計系統(tǒng)包含有許多高速器件，它們的信號極易受到干擾，如信號傳輸過程中的反射、串?dāng)_，電源系統(tǒng)的諧振、同步開關(guān)噪聲(SSN)等都會影響信號質(zhì)量。為了防止這些干擾，本文在研究了信號完整性(SI)和電源完整性(PI)的理論基礎(chǔ)上，對DDR2的差分時鐘信號、

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論