Y2O3-Si MOS電容制備及特性研究.pdf

1、Si MOS器件是集成電路中非常重要的元件，隨著電路集成度不斷提高，要求器件的特征尺寸越來越小，傳統(tǒng)SiO2柵介質層相應地減薄到幾個原子層的厚度，這將導致一系列問題的出現，如柵漏電流急劇增加，器件的可靠性降低等。在此背景下，高K材料代替SiO2作為柵介質層成為重要的解決方案之一。在眾多的高K材料中，Y2O3是具有前景的高K材料之一，其具有較大的禁帶寬度（～5.6eV），相對介電常數為15左右，化學性質穩(wěn)定，與Si具有較大的能帶帶偏及良好

2、的熱穩(wěn)定性和晶格匹配。
　　本文基于磁控濺射制備Y2O3薄膜的方法，采取不同的淀積和退火條件，在P型Si襯底上制備了8組不同的Y2O3/Si MOS電容樣品。光譜橢偏儀測試結果表明，各樣品的Y2O3介質層厚度約為9nm。XPS分析表明，在Y2O3/Si界面處，Si存在Si*、Si1+、Si3+和Si4+多種化學價態(tài)的部分或全部，Y主要以釔硅化物的形式存在，O主要以Y-O-Si的價鍵形式存在。相比于常溫淀積Y2O3的樣品，對于襯底加

3、熱淀積Y2O3以及Y2O3進行高溫后退火的樣品，其襯底Si原子與Y2O3介質層原子在界面處的擴散增強。能帶結構分析表明，Y2O3與Si襯底的導帶帶偏ΔEc和價帶帶偏ΔEv分別為2.7eV和2.4eV。
　　C-V和I-V測試及分析結果表明，常溫下淀積Y2O3介質層的MOS電容，其平帶電壓Vfb和遲滯電壓Vhy分別為-3.07V和0.53V，表明C-V曲線負向漂移和遲滯較大，這主要是Y2O3介質層中較多的固定氧化層電荷Qf和氧化層陷

4、阱電荷Qot引起的；同時其界面態(tài)密度較大，介質層的介電常數僅為6.1，整體分析表明該樣品的介質層質量和電容特性較差。對于常溫淀積Y2O3過程中通入4％O2的樣品，其平帶電壓負向漂移和遲滯電壓分別減少了0.53V和0.19V，說明Y2O3淀積過程中通入少量O2能減少介質層中的固定氧化層電荷Qf和氧化層陷阱電荷Qot；另一方面，介質層的介電常數沒有提高，漏電特性也幾乎沒有改善。對于Y2O3淀積過程中對襯底進行300℃、500℃加熱的樣品，其

5、遲滯電壓Vhy分別減小了0.34V和0.45V，說明該樣品的氧化層陷阱電荷Qot減小，同時其柵漏電流也明顯減??；但其介質層的介電常數分別為7.1和6.4，其值沒有明顯提高。Y2O3介質層進行400℃、500℃、600℃高溫退火的樣品，其相對介電常數分別為：11.7、10.1、10.7，其值有了明顯提高，介質層質量和電容特性明顯改善；同時樣品的固定氧化層電荷密度、氧化層陷阱電荷密度、界面態(tài)密度和柵漏電流隨著退火溫度的升高而減小，MOS電容