基于統(tǒng)計(jì)方法的高速鏈路誤碼率分析.pdf

1、信令技術(shù)以及電路技術(shù)的進(jìn)步使得輸入輸出端口（I/O）的數(shù)據(jù)傳輸速率超過了10Gb/s.為了協(xié)同優(yōu)化設(shè)計(jì)鏈路的架構(gòu)。電路和互連，準(zhǔn)確分析并預(yù)估由于符號(hào)間干擾、串?dāng)_等因素引起高速鏈路系統(tǒng)的誤碼率變得越來越重要.本課題是最大失真分析方法的后續(xù)研究，目的是利用系統(tǒng)的單-位響應(yīng)SBR(single bit response)以及相關(guān)的噪聲模型來預(yù)測鏈路誤碼率。
　　本文首先介紹了高速鏈路的結(jié)構(gòu)組成以及各部分的功能，闡述了I/O信令通道的基本

2、模塊，描繪了I/O接口的總體設(shè)計(jì)，包括在傳統(tǒng)信號(hào)完整性設(shè)計(jì)中被忽視的各種拓?fù)浣Y(jié)構(gòu)選項(xiàng)，對PCB走線，封裝內(nèi)走線，片上互連這三個(gè)不同的互連類型特點(diǎn)，進(jìn)行了討論?接著討論了高速鏈路中的噪聲源和抖動(dòng)，涵蓋了高速鏈路中的主要噪聲分量，并對這些噪聲分量的基本物理及建模問題進(jìn)行了討論?隨后介紹了通道的仿真和分析問題，綜述了常規(guī)的電壓和時(shí)序預(yù)算分析和最大失真分析方法，詳細(xì)解釋對系統(tǒng)電壓預(yù)算和時(shí)序預(yù)算折衷的方法學(xué)，以確保系統(tǒng)在大批量生產(chǎn)過程中的魯棒性。

3、
　　本文重點(diǎn)對高速鏈路統(tǒng)計(jì)分析方法作了詳細(xì)的分析與討論，鏈路統(tǒng)計(jì)分析技術(shù)基于線性時(shí)不變理論（LTI），統(tǒng)計(jì)信令以及電路理論，以概率的方式來分析相關(guān)的噪聲和干擾，進(jìn)而求解鏈路系統(tǒng)及其子系統(tǒng)的信令性能，本文將線性時(shí)不變（LTI）理論作為發(fā)送器?信道以及接收器系統(tǒng)中噪聲，抖動(dòng)和信令建模的基礎(chǔ)，對于一個(gè)線性時(shí)不變的鏈路系統(tǒng)，在得到數(shù)據(jù)信號(hào)經(jīng)過信道有損傳輸?串?dāng)_及抖動(dòng)影響之后到達(dá)接收器判決器的信號(hào)的時(shí)域函數(shù)，就可以計(jì)算其 PDF，然后根據(jù)

4、這個(gè) PDF建立相應(yīng)的眼圖和誤碼率累積分布函數(shù)（BER CDF），為實(shí)現(xiàn)高速鏈路的誤碼率預(yù)測，重點(diǎn)分析了符號(hào)間干擾ISI PDF，串?dāng)_PDF的建模方法，互連以及鏈路對電壓的衰減（比如ISI，串?dāng)_等因素）可以在頻域用S參數(shù)來表征，或者在時(shí)域用單位脈沖響應(yīng)/階躍響應(yīng)來表征，本課題利用 HSPICE仿真得到階躍響應(yīng)波形文件合成SBR響應(yīng)，基于SBR響應(yīng)，采用ISI光標(biāo)卷積的方法對ISI PDF進(jìn)行建模,并對串?dāng)_響應(yīng)的PDF建模，繪出整個(gè)系統(tǒng)的