NoC中測試調(diào)度與NI可靠性研究.pdf

1、NoC因其可靠性高和可擴(kuò)展性好等優(yōu)點(diǎn)，已經(jīng)被研究的越來越多。集成電路的測試伴隨著芯片的設(shè)計(jì)、驗(yàn)證、生產(chǎn)和后期維護(hù)等整個(gè)生命周期。在NoC中，IP核通過路由器來相互通信。對(duì)于IP核的測試，一種通用的做法是復(fù)用已有的NoC通信架構(gòu)來傳輸測試數(shù)據(jù)。但是在復(fù)用NoC架構(gòu)作為測試訪問機(jī)制對(duì)內(nèi)嵌核測試時(shí)，如果有多個(gè)I/O接口并行測試時(shí)就容易發(fā)生資源的沖突。同時(shí)，在很多測試方法中，測試路徑的建立以及測試響應(yīng)的收集等在網(wǎng)絡(luò)接口(NI，network i

2、nterface)中實(shí)現(xiàn)。但作為NoC的重要組成部分，關(guān)于NI的可靠性研究卻往往被忽略。因此，本課題針對(duì)以上問題，分別從并行測試調(diào)度和NI可靠性兩方面展開研究。論文主要工作如下:
　　(1)為了解決多區(qū)域并行測試的資源沖突問題，提出一種無鏈路沖突的測試調(diào)度方法。首先使用分區(qū)算法將網(wǎng)絡(luò)劃分多個(gè)區(qū)域，然后使用鏈路分配算法對(duì)節(jié)點(diǎn)建立路徑樹來查找可連通路徑，最后全局考慮各個(gè)區(qū)域的連通路徑來分配鏈路使所有區(qū)域都連通，從而避免資源沖突、減少測

3、試時(shí)間、保證測試可靠性。實(shí)驗(yàn)結(jié)果表明，相對(duì)于基準(zhǔn)對(duì)象，該方法可減少測試時(shí)間14.13％～52.62％，相比于已有算法，測試時(shí)間最多減少了16.42％，是一種較優(yōu)的無沖突測試調(diào)度方法。
　　(2)針對(duì)NI的可靠性以及可能的數(shù)據(jù)包亂序問題。本文提出一種支持重排序的高可靠NI設(shè)計(jì)。首先通過在NI發(fā)送端和接收端都使用雙虛通道設(shè)計(jì)，達(dá)到與路由器高效互連的目的，同時(shí)增加了NI可靠性。其次，設(shè)計(jì)一種新的重排序方法，對(duì)重排序buffer使用一種鏈