高性能過(guò)采樣時(shí)鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計(jì).pdf

1、時(shí)鐘數(shù)據(jù)恢復(fù)（CDR）電路是高速有線數(shù)字傳輸系統(tǒng)中的一個(gè)關(guān)鍵模塊，用來(lái)從經(jīng)過(guò)信道畸變的數(shù)據(jù)中正確恢復(fù)出時(shí)鐘及數(shù)據(jù)。由于受到非理想傳輸介質(zhì)的影響，比如有限的帶寬或非一致群時(shí)延以及外界串?dāng)_及噪聲等，到達(dá)接收端的數(shù)據(jù)往往會(huì)發(fā)生嚴(yán)重的畸變，所以為了最大限度地降低誤碼率，高質(zhì)量地恢復(fù)出所傳輸?shù)臅r(shí)鐘及數(shù)據(jù)，就要求CDR必須具有高的性能和可靠性。
　　通過(guò)對(duì)盲過(guò)采樣時(shí)鐘數(shù)據(jù)恢復(fù)電路的調(diào)研，總結(jié)了幾種典型的數(shù)據(jù)恢復(fù)邏輯，分析了不同數(shù)據(jù)恢復(fù)邏輯的優(yōu)

2、缺點(diǎn)，根據(jù)自身設(shè)計(jì)的需求，確定本設(shè)計(jì)采用鑒相編碼這種數(shù)據(jù)恢復(fù)邏輯，再通過(guò)加入同步調(diào)整電路和濾波整形電路對(duì)其進(jìn)行改善。對(duì)半盲型過(guò)采樣時(shí)鐘數(shù)據(jù)恢復(fù)電路做比較與分析，對(duì)比半盲型過(guò)采樣時(shí)鐘數(shù)據(jù)恢復(fù)電路的幾種重要結(jié)構(gòu)，在一般半盲型過(guò)采樣時(shí)鐘數(shù)據(jù)恢復(fù)電路之前加入一個(gè)鑒頻器，構(gòu)成雙環(huán)結(jié)構(gòu)，實(shí)現(xiàn)先粗調(diào)后微調(diào)的采樣時(shí)鐘鎖定方法，并且還在文中詳細(xì)介紹了半盲型過(guò)采樣時(shí)鐘數(shù)據(jù)恢復(fù)電路中的重要模塊DAC和VCO。
　　在低成本可編程邏輯器件FPGA上對(duì)盲過(guò)

3、采樣時(shí)鐘數(shù)據(jù)恢復(fù)電路進(jìn)行測(cè)試驗(yàn)證，結(jié)果表明，其可恢復(fù)的數(shù)據(jù)率最高達(dá)到200Mbps。提出的濾波整形電路可以有效地改善采樣數(shù)據(jù)流，讓電路擁有更高的抑制噪聲和干擾能力。主要研究和設(shè)計(jì)的高鎖定范圍的半盲型過(guò)采樣時(shí)鐘數(shù)據(jù)恢復(fù)電路，采用全數(shù)字和數(shù)?；旌系脑O(shè)計(jì)方法，通過(guò)對(duì)一般半盲型過(guò)采樣時(shí)鐘數(shù)據(jù)恢復(fù)電路的缺陷或者不足加以改進(jìn)，使整個(gè)時(shí)鐘數(shù)據(jù)恢復(fù)電路的誤碼率更低，相位鎖定時(shí)間更短，仿真表明該時(shí)鐘數(shù)據(jù)恢復(fù)電路能夠恢復(fù)1.25-4Gbps之間的偽隨機(jī)數(shù)據(jù)