基于FPGA與DDR2-SDRAM的高速數(shù)據(jù)緩沖器的設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩61頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著信息技術(shù)的快速發(fā)展，人們面臨的實時性信號處理要求越來越高，對高速數(shù)據(jù)的緩存和處理要求也越來越高。FPGA由于其設(shè)計靈活、可重構(gòu)性好等優(yōu)點，結(jié)合DDR2‐SDRAM作為新一代存儲器，價格低廉，速度快并且容量大的優(yōu)點，因此被廣泛用于高速數(shù)據(jù)采集系統(tǒng)的研究和開發(fā)。
　　本文重點研究了基于FPGA與DDR2‐SDRAM的高速實時數(shù)據(jù)緩存系統(tǒng)的設(shè)計與實現(xiàn)技術(shù)。其中核心內(nèi)容是DDR2‐SDRAM控制器接口的實現(xiàn)。文中采用自頂向下的設(shè)計方法

2、和模塊化的思想，并利用VerilogHDL語言完成了DDR2‐SDRAM控制器接口的每個模塊，并利用modelsimv6.6對每個模塊進(jìn)行了仿真驗證。仿真結(jié)果表明，本文設(shè)計的DDR2‐SDRAM控制器在工作時鐘頻率為195Mhz時，不僅正確讀寫數(shù)據(jù)而且傳輸速度達(dá)到24.96Gb/s，完全滿足設(shè)計的功能需求和設(shè)計的實時性要求，除此之外，仿真波形延時量也很小。另外，由于傳輸速度快，本文提出的技術(shù)方案的最大優(yōu)點就是可以應(yīng)用于各種需要快速而準(zhǔn)確

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論