一種Sigma-Delta調(diào)制器的研究與設(shè)計.pdf

1、低功耗、高精度的模數(shù)轉(zhuǎn)換器一直是模擬集成電路領(lǐng)域的研究熱點之一?；谠肼曊魏瓦^采樣技術(shù)的Sigma-Delta模數(shù)轉(zhuǎn)換器由于其較低的功耗和較高的精度而廣泛應(yīng)用于計量、壓力傳感、工業(yè)過程控制、數(shù)字音頻、數(shù)字電話等領(lǐng)域。采用過采樣技術(shù),降低頻帶范圍內(nèi)的噪聲功率,提高系統(tǒng)的信噪比;而噪聲整形技術(shù)將頻帶范圍內(nèi)的噪聲整形到信號頻帶以外,提高系統(tǒng)的精度。
　　本文基于Global Foundry0.35 um2P3M CMOS工藝設(shè)計了一種

2、單環(huán)三階前饋一位量化的Sigma-Delta調(diào)制器。
　　首先,分析了Sigma-Delta調(diào)制器的基本原理和架構(gòu),并結(jié)合設(shè)計指標(biāo)要求確定了采用單環(huán)三階前饋一位量化的結(jié)構(gòu)。
　　其次,分析總結(jié)了Sigma-Delta調(diào)制器的主要非理想因素,如開關(guān)的有限導(dǎo)通電阻,運算放大器的熱噪聲和閃爍噪聲,運算放大器的有限直流增益、有限帶寬、有限壓擺率,時鐘抖動等。在此基礎(chǔ)上使用MATLAB對這些非理想因素進行行為級建模與仿真,確定系統(tǒng)各參

3、數(shù)的指標(biāo)。
　　最后在行為級建模的基礎(chǔ)上,對調(diào)制器的積分器、運算放大器、量化器等關(guān)鍵電路進行電路級設(shè)計與仿真。為了減小運算放大器的1/f噪聲和失調(diào)電壓,在第一級積分器中加入了斬波穩(wěn)定電路;采用前饋結(jié)構(gòu)降低系統(tǒng)對運放擺率以及線性度的要求;采用一位量化,電路結(jié)構(gòu)簡單,引入的系統(tǒng)非線性更少,線性度更高,使得整體電路更易實現(xiàn);加入了粗細(xì)調(diào)采樣網(wǎng)絡(luò)減小抗混疊濾波器的非線性負(fù)載的損耗。
　　電路仿真驗證結(jié)果表明,在電源電壓5V,采樣頻率