一種用于存儲級并行度評估的經驗模型.pdf

1、每周期指令數（Instructions Per Cycle，IPC）是衡量CPU性能的重要指標，研究CPU中微結構參數與IPC的關系能夠啟發(fā)微結構的改進方向。目前，經驗建模方法已經廣泛用于研究微結構參數對IPC的影響。存儲級并行度（Memory Level Parallelism，MLP）作為影響IPC大小的一個關鍵變量，一直以來缺乏對其的有效建模。
　　本文建立了一個使用微結構參數評估MLP大小的經驗模型。論文闡述了現代CPU中

2、的典型微結構，包括流水線、超標量、亂序執(zhí)行與依賴檢查、寄存器重命名、重排緩沖區(qū)、分支預測、存儲層次等微結構。整個模型分為數據獲取，數據清洗和數據預測三個部分。在數據獲取部分，獲得經驗模型訓練所需的數據，包括動態(tài)特征參數和MLP大小數據。使用分代模型討論了相關微結構參數對MLP的影響，在實驗平臺上找到這些微結構參數對應的動態(tài)特征參數;使用數學公式精確定義了MLP，設計算法從實驗平臺中提取MLP大小數據。在數據清洗部分，對數據進行預處理以方

3、便經驗模型的求解。過濾或者填補數據中的遺漏值;使用K近鄰分類器算法過濾掉MLP數據中的稀疏部分;使用稀疏自編碼器算法對動態(tài)特征參數進行降維，提高模型的求解速度。在數據預測部分中，訓練經驗模型來預測MLP。使用動態(tài)特征參數作為經驗模型的輸入，通過對MLP數學定義的等價變換，使用變換后的各分量作為經驗模型的輸出，使用神經網絡作為訓練工具來預測MLP的值。
　　經驗模型在時鐘周期精確的仿真平臺GEM5上運行3個Android應用進行測試