

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著電源管理技術(shù)的飛速發(fā)展,電源管理芯片已廣泛應(yīng)用于便攜式電子產(chǎn)品中如智能手機(jī)和平板電腦等。低壓差線性穩(wěn)壓器LDO(Low Drop-out regulator)具有芯片面積小、噪聲低、功耗小、電源抑制比PSRR(Power Supply Rejection Ratio)高和外圍電路比較簡(jiǎn)單等優(yōu)點(diǎn)。
本論文的設(shè)計(jì)以西安電子科技大學(xué)超高速電路設(shè)計(jì)與電磁兼容教育部重點(diǎn)實(shí)驗(yàn)室“功率模擬集成電路設(shè)計(jì)技術(shù)研究”科研項(xiàng)目為背景,基于0.2
2、5?m BCD工藝,設(shè)計(jì)一款新型的寬輸入寬輸出的 LDO線性穩(wěn)壓器,其輸入電壓范圍是2.8V~24V,有兩種電壓輸出方式,一種是輸出電壓固定,有1.5V、1.8V、2.5V、2.7V、3V、3.3V、5V七個(gè)輸出電壓值;另一種是1.24V~20V連續(xù)可調(diào)輸出電壓。芯片在150mA的負(fù)載條件下,漏失電壓僅為310mV,低的漏失電壓保證芯片具有較高的效率;當(dāng)負(fù)載為150mA時(shí),在1KHz處具有70dB的電源抑制比,高的電源抑制比保證芯片受電
3、源擾動(dòng)和噪聲影響較小;芯片靜態(tài)電流可低至18?A,超低的靜態(tài)電流使得芯片具有較長(zhǎng)的待機(jī)時(shí)間和極低的靜態(tài)功耗;在-40℃~+125℃溫度范圍下,輸出精度可達(dá)±2%,表明芯片具有優(yōu)異的輸出性能。設(shè)計(jì)預(yù)調(diào)制電路,使得內(nèi)部核心電路可以在低電壓下工作;具有輸出高壓電平轉(zhuǎn)換電路,使得芯片具有較寬的輸出電壓范圍;在誤差放大器中加入瞬態(tài)響應(yīng)增強(qiáng)電路,提高芯片瞬態(tài)響應(yīng)的速度;設(shè)計(jì)一種動(dòng)態(tài)零點(diǎn)補(bǔ)償電路,使芯片在0~150mA的輸出電流范圍內(nèi)能夠具有良好的穩(wěn)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 低靜態(tài)電流LDO芯片設(shè)計(jì).pdf
- 輸入輸出軸.pdf
- matlab 輸入輸出
- 輸入輸出系統(tǒng)
- 輸入輸出軸.pdf
- 輸入輸出軸.pdf
- 低噪聲、高PSRR LDO電壓調(diào)節(jié)器的設(shè)計(jì).pdf
- 輸入輸出軸.dwg
- PLC輸入輸出.dwg
- java輸入輸出語句
- 細(xì)胞物質(zhì)輸入輸出
- 串行輸入輸出接口
- 輸入輸出軸.dwg
- 單根輸入輸出環(huán)境下虛擬機(jī)輸入輸出性能優(yōu)化研究.pdf
- 控制算法的輸入輸出
- 輸入輸出軸.dwg
- PLC輸入輸出.dwg
- 輸入輸出軸.dwg
- c輸入輸出函數(shù)
- 輸入輸出模塊
評(píng)論
0/150
提交評(píng)論