超外差接收機中頻率綜合器核心電路設計.pdf

1、隨著無線通信和無線控制的發(fā)展，無線控制設備已經覆蓋到了各個領域。而國內在此方面還未有成熟的芯片，目前已有的芯片大多來自國外大公司和國內逆向設計公司。巨大的市場需求和國內缺乏的技術促使形成了這一產業(yè)化項目。頻率綜合器一般可以分成三類;直接模擬頻率綜合器、直接數(shù)字頻率綜合器以及鎖相環(huán)頻率綜合器。由于鎖相環(huán)結構易于片上集成，面積小，成本低，從而被目前多數(shù)移動通信芯片采用，也成為本文針對超外差結構收發(fā)芯片采用的結構。
　　本文的研究內容是

2、超外差接收機中核心電路頻率綜合器的設計。對其中可用的各類頻率綜合器結構進行了分析，總結了超外差接收機和各種頻率綜合器的基本工作原理，包括整數(shù)型和小數(shù)型。根據(jù)實際要求選擇了整數(shù)型頻率綜合器，對其進行了模塊和環(huán)路分析。本文研究的PLL頻率綜合器核心子模塊包括:VCO、分頻器、PFD、CP和LPF。詳細深入的闡述了其中各核心子模塊設計，從選型，輔助結構創(chuàng)新到結構優(yōu)化給出了完整的設計思路，并完成完整的設計、布圖流程，最終通過0.5μm CMOS

3、工藝MPW流片，實現(xiàn)了300～450MHz寬頻率鎖定范圍，3～5.5V寬電源電壓范圍，-40～125℃寬工作溫度范圍，在帶負載全工藝角條件下提供了四路正交輸出信號幅度大于200mV，工作電流小于3mA的頻率綜合器。本文的創(chuàng)新點在于，四級差分環(huán)形振蕩器的設計中采用了工藝角檢查電路，通過獨特的二分工藝角遲滯鎖定對應補償，實現(xiàn)了寬頻率、寬電壓、寬溫度范圍的壓控特性曲線。在高速CML分頻器的設計中，增加了創(chuàng)新的自適應調節(jié)輸出點電壓和尾電流補償電

4、路。基于基本的電荷泵結構實現(xiàn)全NMOS開關和充電響應速度增強電路。針對產品級芯片設計，增加了輔助的LDO降低功耗和噪聲干擾，增加了系統(tǒng)電流鏡控制電路來調節(jié)測試，增加了過流檢查電路來降低芯片的失效風險，并同時實現(xiàn)過流自動恢復功能來保證各種惡劣環(huán)境下環(huán)路的始終鎖定，以及芯片的正常工作。
　　頻率綜合器的發(fā)明是為了產生高精準的倍頻或同步時鐘，應用于具體的各種接收機、發(fā)射機、通信中的調制解調和數(shù)字集成電路中的同步時鐘產生等。本文涉及的31