數(shù)字對講機RF接收發(fā)機集成電路的研究與開發(fā).pdf

1、數(shù)字對講機是對講機技術(shù)發(fā)展的方向，必然會逐步取代模擬對講機。直到現(xiàn)在，我國對講機模轉(zhuǎn)數(shù)工程效果不是很明顯，其主要原因是數(shù)字對講機價格居高不下，究其根本原因是數(shù)字對講機專業(yè)芯片的缺乏。芯片處于產(chǎn)業(yè)鏈的最頂端，掌握了芯片，就站在了行業(yè)的制高點。研發(fā)具有自主產(chǎn)權(quán)的數(shù)字對講機芯片，具有廣闊的市場前景，并且對推動對講機的模轉(zhuǎn)數(shù)工程的進展具有非常重要的意義。在數(shù)字對講機芯片中射頻收發(fā)機系統(tǒng)是關(guān)鍵技術(shù)之一，射頻收發(fā)機的性能、成本、集成度等因素都直接影

2、響著整個數(shù)字對講機系統(tǒng)的成敗，本項目針對數(shù)字對講機RF接收發(fā)機集成電路進行了研究和開發(fā)，研究內(nèi)容主要包括系統(tǒng)設(shè)計、射頻前端電路、∑Δ分數(shù)頻率綜合器、中頻相關(guān)電路和ΣΔADC電路設(shè)計，具體內(nèi)容如下:
　　首先從系統(tǒng)設(shè)計的角度出發(fā)，對三種常用的接收機結(jié)構(gòu)進行了分析和比較，并結(jié)合DMR標準(協(xié)議標準TS102361，電磁兼容性和無線頻譜相關(guān)標準EN300113和EN300390)和dPMR標準(協(xié)議標準TS102490，電磁兼容性和無線

3、頻譜相關(guān)標準EN301166)以及我國《數(shù)字對講機系統(tǒng)設(shè)備無線射頻技術(shù)指標要求》，選擇低中頻結(jié)構(gòu)作為本項目的系統(tǒng)架構(gòu);并根據(jù)協(xié)議要求計算出系統(tǒng)的總體指標，通過分析級聯(lián)系統(tǒng)特性和反復(fù)仿真，最終完成了系統(tǒng)指標在各個模塊之間的分配。
　　射頻前端電路包括低噪聲放大器和混頻器兩個部分。為了降低功耗、節(jié)約成本，低噪聲放大器采用了單端輸入的共柵極結(jié)構(gòu)，并在片上完成了單端轉(zhuǎn)差分操作和射頻可編程增益放大，從而提高了低噪聲放大器的動態(tài)范圍;混頻器電

4、路采用了傳統(tǒng)的吉爾伯特有源雙平衡混頻器，且應(yīng)用正交混頻結(jié)構(gòu)使得本振為純負頻率信號，有效地避免了鏡像信號和有用信號的混疊。
　　中頻相關(guān)電路包括正交信號失配校正電路、濾除鏡像信號的復(fù)數(shù)濾波器、可變增益放大器、中頻到基帶的中頻混頻器電路。本項目采用的I/Q正交混頻結(jié)構(gòu)，為了降低I/Q失配，提出了一種正交信號失配校正的方法，給出了數(shù)學(xué)模型和電路實現(xiàn)，有效地解決了I、Q兩路信號失配;為了濾除中頻鏡像信號并保持增益，創(chuàng)新地提出了一種低功耗G

5、m-R-C一階有源復(fù)數(shù)濾波電路，并基于此種結(jié)構(gòu)設(shè)計了一款四階Butterworth復(fù)數(shù)濾波器應(yīng)用于系統(tǒng)中。中頻可變增益電路采用開環(huán)結(jié)構(gòu)，并用級聯(lián)的方式，實現(xiàn)了低功耗，高動態(tài)范圍，并具有較好線性度可變增益放大器。并創(chuàng)新地提出了一種新的輸出共模穩(wěn)定方法，省去了單獨的共模反饋電路，大大節(jié)省了功耗和芯片面積。中頻到基帶的混頻器采用無源雙正交混頻器，是在ADC采樣的同時完成混頻的，由于采用無源混頻的方式，并且4路中頻信號的采樣電容共用，有效地降低

6、系統(tǒng)功耗和減少芯片面積，該電路還具有抑制由于IQ失配引起的鏡像干擾的能力。接收機中ADC采ΣΔADC架構(gòu)，其中調(diào)制器采用改進的單環(huán)二階多位量化低功耗結(jié)構(gòu)，其中第一級積分器采用斬波技術(shù)提高了系統(tǒng)的低頻特性，并采用低功耗全差分運算放大器，進一步降低了電路的功耗。
　　頻率綜合器是短距離無線收發(fā)機中的關(guān)鍵模塊之一，其性能決定了整個收發(fā)機的性能。本項目對采用∑-Δ調(diào)制技術(shù)消除雜散輸出的小數(shù)頻率綜合器進行了深入研究。通過分析單環(huán)高階∑-Δ調(diào)

7、制器和MASH1-1-1∑-Δ調(diào)制器結(jié)構(gòu)，選取單環(huán)高階∑-Δ調(diào)制器結(jié)構(gòu)設(shè)計了一個輸入為17位，輸出為三位的三階數(shù)字∑-Δ調(diào)制器，并通過加入一位偽隨機信號，抑制輸出極限環(huán)，電路采用VerilogHDL語言設(shè)計實現(xiàn)。頻率綜合器中VCO的設(shè)計采用了多頻帶LC-VCO結(jié)構(gòu)，用5組二進制加權(quán)電容陣列將VCO輸出頻帶劃分為32個子頻帶，在滿足系統(tǒng)寬調(diào)諧范圍的同時，避免調(diào)諧增益過高使VCO對控制線輸入噪聲過于敏感，并且用限流電阻陣列代替?zhèn)鹘y(tǒng)結(jié)構(gòu)中的電

8、流源為VCO提供電流通路，可精確調(diào)控VCO輸出擺幅，使其工作在電流限制區(qū)與電壓限制區(qū)邊界，優(yōu)化相位噪聲與功耗之間的折中。在鑒頻鑒相器復(fù)位路徑中引入延時單元，并可控制產(chǎn)生兩種不同延時，防止因為工藝偏差帶來的影響;在電荷泵電路中采用傳輸門開關(guān)和4條電流通路，保證電流源的時時開啟，并引入反饋調(diào)節(jié)機制使電荷泵充放電電流動態(tài)匹配，較好的消除了電荷泵電路中的非理想因素;多?？删幊谭诸l器采用了基于高速雙模預(yù)分頻器的結(jié)構(gòu)，其中雙模分頻器選用相位選擇技術(shù)