多通道數(shù)據(jù)采集與處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、數(shù)控機(jī)床狀態(tài)監(jiān)控是保障生產(chǎn)加工的前提，本課題基于ARM+FPGA架構(gòu)的數(shù)據(jù)采集與處理技術(shù)，研發(fā)了一款以AM3352和EP4CE10F17C8N為處理器的32通道數(shù)據(jù)采集與處理系統(tǒng)。
　　根據(jù)設(shè)計(jì)要求的技術(shù)指標(biāo)在硬件平臺(tái)章節(jié)進(jìn)行核心數(shù)字電路設(shè)計(jì)；基于并行采集ADC芯片（AD7655）數(shù)模混合電路的原理圖和PCB設(shè)計(jì)。最后進(jìn)行板卡測(cè)試。
　　軟件設(shè)計(jì)以數(shù)據(jù)流向?yàn)橹骶€，重點(diǎn)介紹了分時(shí)復(fù)用可配置型FIR濾波器設(shè)計(jì)和多通道實(shí)時(shí)數(shù)據(jù)傳輸

2、和存儲(chǔ)技術(shù)的實(shí)現(xiàn)。
　　在FPGA內(nèi)部建立主從狀態(tài)機(jī)模型實(shí)現(xiàn)單板16通道并行數(shù)據(jù)分時(shí)占用總線的采集控制功能。濾波是信號(hào)處理中常用方法，先在MATLAB/Simulink內(nèi)建立FIR數(shù)字濾波器模型并進(jìn)行仿真分析。由ARM動(dòng)態(tài)配置系數(shù)給FPGA，利用FPGA自帶硬件乘法器實(shí)現(xiàn)四通道分時(shí)占用可配置型FIR濾波算法，實(shí)驗(yàn)得出濾波后信號(hào)質(zhì)量較好。
　　同時(shí)，在FPGA設(shè)計(jì)類(lèi)乒乓操作模塊，通過(guò)雙端口RAM完成了多通道數(shù)據(jù)的次序緩存。AR

3、M開(kāi)辟EDMA3傳輸通道批量（1024個(gè)/幀）讀取FPGA內(nèi)部乒乓RAM緩存的AD數(shù)據(jù)。內(nèi)核通過(guò)開(kāi)辟可變環(huán)形緩沖區(qū)，實(shí)現(xiàn)AD數(shù)據(jù)寫(xiě)入移動(dòng)硬盤(pán)內(nèi)自動(dòng)創(chuàng)建的時(shí)間戳命名、固定大小的文件。通過(guò)在Linux內(nèi)核添加X(jué)enomai補(bǔ)丁來(lái)調(diào)整系統(tǒng)的進(jìn)程調(diào)度機(jī)制以提高系統(tǒng)實(shí)時(shí)性。在數(shù)據(jù)流向的各部分均進(jìn)行了實(shí)驗(yàn)測(cè)試，驗(yàn)證了某通道的正弦波的從采集到寫(xiě)入文件的全過(guò)程。
　　最后，在測(cè)試現(xiàn)場(chǎng)將本系統(tǒng)與已商業(yè)化的某數(shù)據(jù)采集設(shè)備進(jìn)行了對(duì)比測(cè)試，結(jié)果顯示本系統(tǒng)