已閱讀1頁，還剩61頁未讀， 繼續(xù)免費(fèi)閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨著數(shù)字化變電站的發(fā)展,數(shù)字化變電站各級設(shè)備對同步時鐘精度和穩(wěn)定性要求越來越高。其中,合并單元作為數(shù)字化變電站間隔層、站控層設(shè)備的數(shù)據(jù)來源,準(zhǔn)確的同步數(shù)據(jù)顯得更為重要。傳統(tǒng)的合并單元通過傳遞秒脈沖保證采樣同步,難以滿足數(shù)字化變電站的需要的精度。為了解決這一問題,根據(jù) IEEE1588網(wǎng)絡(luò)對時協(xié)議,設(shè)計(jì)一種適用于合并單元的時鐘同步模塊。
在設(shè)計(jì)時鐘同步時,考慮在合并單元的主控制器下進(jìn)行。選用功耗低、容量大、性能高的FPGA芯片A
2、ltera公司的EP3C25Q240C8作為時鐘同步模塊的主控制器,避免了不同控制器下時鐘同步模塊與合并單元的信號的傳輸誤差。選用在物理層打硬件時間戳的NI公司的DP83640作為以太網(wǎng)控制器,反映IEEE1588協(xié)議中定義的時鐘模型,記錄物理層的準(zhǔn)確的時間信息,因而減少了傳輸過程中的誤差。設(shè)計(jì)完成相關(guān)的電源、網(wǎng)口等輔助模塊,并給出PCB板設(shè)計(jì)。
在QuartusⅡ10.1實(shí)驗(yàn)平臺上,基于Verilog硬件描述語言進(jìn)行相關(guān)軟件
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 數(shù)字化變電站高精度時鐘同步技術(shù)的研究.pdf
- 基于FPGA的數(shù)字化變電站時鐘同步系統(tǒng)設(shè)計(jì).pdf
- 基于fpga的數(shù)字化變電站時鐘同步系統(tǒng)設(shè)計(jì)(1)
- 變電站數(shù)字化設(shè)計(jì)研究
- 數(shù)字化變電站設(shè)計(jì)研究.pdf
- 基于IEEE1588的數(shù)字化變電站時鐘同步技術(shù)的應(yīng)用研究.pdf
- 數(shù)字化變電站的結(jié)構(gòu).pdf
- 變電站時鐘同步系統(tǒng)價格
- 數(shù)字化變電站集成保護(hù)研究.pdf
- 數(shù)字化變電站技術(shù)及應(yīng)用.pdf
- 數(shù)字化變電站工程應(yīng)用研究.pdf
- 數(shù)字化變電站組網(wǎng)方式的研究.pdf
- 數(shù)字化變電站同步問題分析及解決方案研究.pdf
- 電廠變電站gps時鐘同步系統(tǒng)
- 數(shù)字化變電站應(yīng)用及智能變電站發(fā)展趨勢研究.pdf
- 常規(guī)變電站的數(shù)字化改造研究.pdf
- 數(shù)字化變電站現(xiàn)場調(diào)試方法研究.pdf
- 數(shù)字化變電站網(wǎng)絡(luò)調(diào)試策略研究
- 數(shù)字化變電站繼電保護(hù)配置方案研究
- 數(shù)字化變電站的網(wǎng)絡(luò)架構(gòu)分析
評論
0/150
提交評論