高分辨率高速CMOS相機的硬件設(shè)計.pdf

1、高速數(shù)字相機能夠?qū)⒏咚倭魇胚^程放慢到人眼可以分辨的程度，是研究瞬態(tài)現(xiàn)象的一種強有力工具，在工業(yè)、科研和軍事領(lǐng)域都有著十分廣泛的應用。傳統(tǒng)高速相機一般采用CCD傳感器作為感光器件，由于受器件內(nèi)部結(jié)構(gòu)的制約，此類相機無法在速度方面獲得更大的提升。而CMOS圖像傳感器在集成度和讀出速度方面有著更為突出的優(yōu)勢，隨著制造工藝的飛速發(fā)展，其畫質(zhì)方面的不足也得以彌補，為高速相機的發(fā)展注入了新的活力。
　　近年來世界各國在高速相機領(lǐng)域投入大量精力

2、并取得了良好成效，積極開展高分辨率高速相機的自主研制對國內(nèi)相關(guān)領(lǐng)域的發(fā)展具有重大意義。本設(shè)計正是基于CMOS傳感器對高分辨率高速相機做的一個研究和嘗試，為后期其它相關(guān)研究提供一定的基礎(chǔ)。本文的主要工作有：
　　1、高分辨率高速CMOS相機系統(tǒng)的方案制定，通過對采集、控制、存儲和傳輸?shù)认鄼C關(guān)鍵技術(shù)的分析以及具體器件類型的對比，確定了CMOS+FPGA+DDR2 SDRAM+Camera Link的系統(tǒng)設(shè)計方案；
　　2、相機系

3、統(tǒng)硬件平臺的搭建，詳細描述了系統(tǒng)各模塊的電路設(shè)計，包括高速CMOS圖像采集模塊設(shè)計、FPGA控制模塊設(shè)計、DDR2幀緩存模塊設(shè)計和Camera Link接口模塊設(shè)計，并在分析高速制版要求的基礎(chǔ)上完成了相機系統(tǒng)的PCB設(shè)計與調(diào)試；
　　3、相機系統(tǒng)的邏輯設(shè)計和驗證，在FPGA內(nèi)部對圖像數(shù)據(jù)的采集與緩存、SPI接口的工作參數(shù)配置、DDR2存儲芯片的讀寫等模塊進行了設(shè)計和仿真，驗證了整體方案的可行性。
　　本文將LUPA1300-