基于JTAG的片上調試器的研究與實現(xiàn).pdf

1、隨著微處理器內部設計的復雜度越來越高,在芯片級和板級測試中,軟件模擬、軟件監(jiān)控和軟件分析等調試手段已經(jīng)遠遠不能滿足功能正確性調試和故障準確定位等要求,所以微處理器支持硬件片上測試和調試就顯得十分重要。現(xiàn)階段,嵌入式系統(tǒng)開發(fā)與實現(xiàn)已逐步進入利用SOC(System On Chip)片上技術進行軟硬件協(xié)同設計的階段。高集成度、高時鐘頻率的高性能嵌入式微處理器芯片在設計時大多引入片上調試邏輯。調試器在系統(tǒng)開發(fā)過程中變得愈加重要,越來越多的微處

2、理器集成了片上調試支持結構來減輕嵌入式系統(tǒng)軟件開發(fā)人員的負擔。
　　 本文首先介紹嵌入式微處理器調試的研究現(xiàn)狀、現(xiàn)在常用的調試方法和手段以及被業(yè)界廣泛接受的應用于芯片級和板級測試和調試的JTAG標準。分別比較了軟件調試手段和硬件調試手段的優(yōu)缺點以及硬件調試手段中最常用的在線仿真和片上調試技術的差別,從而得出針對采用FPGA(Field Programmalbe Gate Arrayl器件的目標處理器平臺,集成片上調試器更有利于實

3、現(xiàn)目標處理器的調試。
　　 通過對各調試手段方法以及JTAG標準的研究,為自主設計的應用于教學的一款CISC處理器設計了一個基于JTAG標準的片上調試器。處理器和片上調試器的設計采用Verilog硬件描述語言,并在FPGA平臺上實現(xiàn)。該片上調試器不僅提供了機器指令級單步、斷點調試、程序計數(shù)器(PC)的設置以及處理器復位等常用調試功能的硬件支,還支持微指令級的單步、斷點調試,這使得調試更加靈活,在教學實驗應用中可以很大程度的促進學

4、生對CISC處理器工作原理的掌握。
　　 本設計采用邊界掃描結構來實現(xiàn)寄存器的讀出和寫入操作,從而實現(xiàn)信息的傳遞。根據(jù)不同的調試需要,本設計構建了三條掃描鏈,分別用于讀取處理器內部寄存器和總線信息、設置硬件斷點值和設置程序計數(shù)器的值。采用邊界掃描技術使得片上調試器可以直接與處理器內部的硬件邏輯實現(xiàn)信息傳遞。在使用FPGA的硬件課程實驗平臺中,傳統(tǒng)的信息傳遞通常都需要附加單片機等構成的控制臺,本文通過自定義的掃描鏈結構,不需要附加

5、控制臺,并且只需要利用FPGA的普通IO口即可實現(xiàn)信息的傳遞。構建的掃描鏈采用獨立的掃描通路,不會對處理器本身做任何修改。在實踐教學過程中,這些掃描結構對于學生是透明的,學生只需要關心處理器本身的結構,使得學生將更多的注意力集中到處理器原理的理解上。
　　 為了能夠驗證片上調試器的調試功能,設計一個驗證系統(tǒng)。采用常用的USB與主機進行通信,這就需要設計USB-JTAG協(xié)議轉換器,負責將從USB接收到的數(shù)據(jù)按照一定的協(xié)議解析產(chǎn)生J