綜合傳感網(wǎng)傳送層FPGA試驗節(jié)點設計與實現(xiàn).pdf

1、綜合傳感網(wǎng)(ISN)是一種具有感知、數(shù)據(jù)傳送、業(yè)務處理能力的綜合網(wǎng)絡。ISN傳送層傳送與控制網(wǎng)絡數(shù)據(jù)資源，實現(xiàn)ISN感知層的接入和網(wǎng)絡節(jié)點及網(wǎng)間的互連。ISN傳送層傳送節(jié)點是實現(xiàn)ISN感知層傳感器接入、數(shù)據(jù)成幀及業(yè)務層接入的關鍵。本文主要研制基于現(xiàn)場可編程門陣列(FPGA)的ISN傳送層試驗節(jié)點。
　　本文首先介紹了ISN傳送層的功能架構，分析了傳送層傳送節(jié)點功能需求，接著介紹了試驗節(jié)點硬件電路研制需要的賽靈思Virtex-5 F

2、PGA、開發(fā)工具（ISE平臺）及高速接口等相關技術。在此基礎上，結合信號完整性分析優(yōu)化設計了ISN傳送層試驗節(jié)點，包括電源、核心傳送處理、感知接口、業(yè)務接口及網(wǎng)絡接口等硬件模塊，研制出試驗節(jié)點硬件電路。采用邏輯分析儀測試各硬件模塊以及接口的傳輸功能，結果表明，試驗節(jié)點硬件電路可正常工作。
　　最后，研究了快速外部組件互聯(lián)(PCIE)的直接內(nèi)存訪問(DMA)模式及PCIE數(shù)據(jù)包結構，并在此基礎上對PCIE接口的兩種DMA傳輸模式（B