綜合傳感網(wǎng)傳送層FPGA試驗(yàn)節(jié)點(diǎn)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、綜合傳感網(wǎng)(ISN)是一種具有感知、數(shù)據(jù)傳送、業(yè)務(wù)處理能力的綜合網(wǎng)絡(luò)。ISN傳送層傳送與控制網(wǎng)絡(luò)數(shù)據(jù)資源，實(shí)現(xiàn)ISN感知層的接入和網(wǎng)絡(luò)節(jié)點(diǎn)及網(wǎng)間的互連。ISN傳送層傳送節(jié)點(diǎn)是實(shí)現(xiàn)ISN感知層傳感器接入、數(shù)據(jù)成幀及業(yè)務(wù)層接入的關(guān)鍵。本文主要研制基于現(xiàn)場可編程門陣列(FPGA)的ISN傳送層試驗(yàn)節(jié)點(diǎn)。
　　本文首先介紹了ISN傳送層的功能架構(gòu)，分析了傳送層傳送節(jié)點(diǎn)功能需求，接著介紹了試驗(yàn)節(jié)點(diǎn)硬件電路研制需要的賽靈思Virtex-5 F

2、PGA、開發(fā)工具（ISE平臺）及高速接口等相關(guān)技術(shù)。在此基礎(chǔ)上，結(jié)合信號完整性分析優(yōu)化設(shè)計(jì)了ISN傳送層試驗(yàn)節(jié)點(diǎn)，包括電源、核心傳送處理、感知接口、業(yè)務(wù)接口及網(wǎng)絡(luò)接口等硬件模塊，研制出試驗(yàn)節(jié)點(diǎn)硬件電路。采用邏輯分析儀測試各硬件模塊以及接口的傳輸功能，結(jié)果表明，試驗(yàn)節(jié)點(diǎn)硬件電路可正常工作。
　　最后，研究了快速外部組件互聯(lián)(PCIE)的直接內(nèi)存訪問(DMA)模式及PCIE數(shù)據(jù)包結(jié)構(gòu)，并在此基礎(chǔ)上對PCIE接口的兩種DMA傳輸模式（B