基于FPGA和DSP的科氏流量計變送器設(shè)計.pdf

1、科氏流量計由于其能夠直接測量流體的質(zhì)量流量、精度高、穩(wěn)定性強、同時可以測量流體的密度和體積流量等眾多優(yōu)點而廣泛的應用于流量測量領(lǐng)域。本文針對科氏流量計對精度和穩(wěn)定性的要求，設(shè)計了一種基于FPGA和DSP的科氏流量計變送器。
　　 針對科氏流量計信號的特點，本文的信號處理采用數(shù)字橢圓濾波器進行濾波處理，將信號中的高次諧波和噪聲濾除，再通過STFT和Goertzel算法分別求出信號的頻率和相位，以便得出最終的質(zhì)量流量結(jié)果。驅(qū)動系統(tǒng)采

2、用正負階躍和自激振蕩相結(jié)合的方式，既能能夠保證科氏流量計傳感器快速起振，又能保證其以自身固有頻率穩(wěn)幅振蕩。
　　 本文根據(jù)變送器數(shù)字信號處理和驅(qū)動算法的需要，設(shè)計了變送器的硬件。硬件采用FPGA(EP3C40Q240C8N)和DSP(TMS320F28335)雙處理器架構(gòu)。FPGA用作數(shù)字信號處理和接口邏輯，其并行執(zhí)行和內(nèi)部可編程的特點可以滿足算法高精度和實時性的要求。DSP用作處理變送器的人機界面，以及計算結(jié)果輸出，包括4～2

3、0mA電流輸出、脈沖輸出和RS-485總線輸出三種方式。人機界面在一塊128(×)64的點陣液晶上實現(xiàn)，菜單的操作和參數(shù)的設(shè)定是通過4個按鍵來完成的。
　　 在硬件設(shè)計完成后，分別對FPGA和DSP的程序進行編寫。FPGA的程序采用Verilog語言編寫，對于重要的算法單元，使用ModelSim軟件仿真，保證代碼時序嚴格，運行穩(wěn)定。DSP的程序在CCS3.3集成開發(fā)環(huán)境中編寫。該軟件可以對DSP程序在線仿真，加快了開發(fā)的進度。<