CMOS射頻前端低噪聲放大器和混頻器的設計.pdf

1、伴隨CMOS工藝的進步,CMOS器件特征頻率的不斷提高,以往射頻收發(fā)芯片常用的雙極工藝、GaAs工藝正在逐漸被更加廉價的CMOS工藝所取代。CMOS工藝不僅具有相對較低的價格和功耗,而且更加便于集成。但是由于CMOS固有的問題如襯底損耗等問題需要改進與解決,所以在接下來一段時間內采用CMOS工藝設計射頻收發(fā)機將是熱點研究領域。2.4GHz作為國際通用的ISM(工業(yè)、科學和醫(yī)療)頻段,802.11b/g/n無線局域網、藍牙、Zigbee等

2、均工作在此頻段,市場應用十分廣泛。隨著人們對于無線通信設備的小型化、低功耗、低成本要求越來越高,研究如何提高工作于2.4GHz頻段接收機前端模塊性能具有十分重要的意義。
　　論文首先介紹了幾種常見的接收機結構。比較了超外差式、零中頻以及低中頻收發(fā)機結構的優(yōu)點、缺點以及主要應用范圍,零中頻接收機以其高集成度及低制造成本優(yōu)勢引起了越來越多人的關注。在此基礎上,對CMOS射頻前端中關鍵電路-低噪聲放大器和混頻器展開了研究。論文根據低噪聲

3、放大器與混頻器設計原理并結合零中頻接收機結構的特點,設計出了基于源簡并電感結構的低噪聲放大器和無源混頻器的射頻前端電路。論文的主要工作有:
　　(1)設計了一個全差分結構的低噪聲放大器,該低噪聲放大器具有良好的線性度和噪聲性能。該低噪聲放大器在共源 MOS管柵源端并聯一個電容來減少共源管的噪聲貢獻和柵級匹配電感的大小;匹配電感的減小降低了輸入端的串聯電阻,進一步降低了低噪聲放大器的等效輸入噪聲。為了在特定工藝下實現上述電容容值的快

4、速選取,論文提出了一種低噪聲放大器快速優(yōu)化設計方法。該方法基于給定工藝的工藝參數,以噪聲系數為優(yōu)化目標,選取最優(yōu)的并聯電容容值和相應的匹配電感感值。
　　(2)設計了一個電流模式的無源混頻器,采用電流模式的無源混頻器降低了電路噪聲提高了電路線性度,尤其對于CMOS工藝來說極大的降低閃爍噪聲對混頻器的影響。在跨阻放大器設計時,通過合理的選擇電路結構以及管子參數,使得電路噪聲性能十分優(yōu)秀。
　　整個設計基于臺積電(TSMC)90

5、nm CMOS工藝,利用Cadence SpectreRF仿真設計電路,采用Virtuoso Layout繪制版圖并流片測試。仿真結果表明:低噪聲放大器的噪聲系數為2.2dB,增益為15dB,輸入1dB壓縮點在-13.2dBm,輸入三階交調點在-0.12dBm。無源混頻器的單邊帶噪聲系數為-6.9dB,轉換增益為-5.2dB,輸入1dB壓縮點為3.7dBm,輸入三階交調點為8.9dBm?？缱璺糯笃鞯妮斎氲刃г肼暈?.546nV/√Hz從