多體制數字通信系統(tǒng)發(fā)射機的設計與仿真.pdf

1、多體制無線收發(fā)信機是國內外研究的熱點課題，它的主要特點是通過控制器在通用的硬件平臺上實現不同方式以及多種參數的信息傳輸。其中，軟件無線電技術和智能天線的出現加速了多體制數字發(fā)射機的發(fā)展。研究基于FPGA的全數字多體制發(fā)射機以其特有的優(yōu)勢得到廣泛的重視，包括基于FPGA的DDS數字頻率合成器、軟件無線電中頻調制解調器、通用編解碼器、通用同步器以及通用濾波器等。
　　本文根據電子和通信專業(yè)的實踐教學要求，設計一種全數字多體制發(fā)射機，該

2、設計使用FPGA，并采用模塊化、分層次的設計方式實現，滿足相關課程的實驗和實踐教學（包括單模塊和多模塊的驗證、設計和綜合實驗）。內容主要包括通用的調制器、信道編碼器、交織器、時分復用器以及數字上混頻器等。研究的重點除各個模塊外，主要是系統(tǒng)資源的分配以及各模塊之間的接口，以實現各類實踐教學的要求。
　　本文查閱相關資料，在前人研究的基礎上完成多體制發(fā)射機結構設計，并對部分設計進行了優(yōu)化，具體內容包括基于DDS的中頻調制器、通用信道編

3、碼器以及任意路可選的時分復用器等。實現的調制器可以實現基本調制和正交調制共五種方式的數字調制;實現了三種帶交織的信道編碼，且交織器可以實現多種交織深度和長度;設計的時分復用器實現任意路信號的時分復用。除上述外，還完成上混頻器用的DDS載波發(fā)生器、測試信號源以及FPGA與控制器接口等設計工作。
　　本文完成了相應的硬件電路和程序設計，同時對各模塊進行了仿真和分析，并在單用戶基帶碼速率為64Kbps、2～6路信號時分復用、編碼速率最高