多體制數(shù)字通信系統(tǒng)發(fā)射機(jī)的設(shè)計(jì)與仿真.pdf

1、多體制無(wú)線收發(fā)信機(jī)是國(guó)內(nèi)外研究的熱點(diǎn)課題，它的主要特點(diǎn)是通過(guò)控制器在通用的硬件平臺(tái)上實(shí)現(xiàn)不同方式以及多種參數(shù)的信息傳輸。其中，軟件無(wú)線電技術(shù)和智能天線的出現(xiàn)加速了多體制數(shù)字發(fā)射機(jī)的發(fā)展。研究基于FPGA的全數(shù)字多體制發(fā)射機(jī)以其特有的優(yōu)勢(shì)得到廣泛的重視，包括基于FPGA的DDS數(shù)字頻率合成器、軟件無(wú)線電中頻調(diào)制解調(diào)器、通用編解碼器、通用同步器以及通用濾波器等。
　　本文根據(jù)電子和通信專(zhuān)業(yè)的實(shí)踐教學(xué)要求，設(shè)計(jì)一種全數(shù)字多體制發(fā)射機(jī)，該

2、設(shè)計(jì)使用FPGA，并采用模塊化、分層次的設(shè)計(jì)方式實(shí)現(xiàn)，滿(mǎn)足相關(guān)課程的實(shí)驗(yàn)和實(shí)踐教學(xué)（包括單模塊和多模塊的驗(yàn)證、設(shè)計(jì)和綜合實(shí)驗(yàn)）。內(nèi)容主要包括通用的調(diào)制器、信道編碼器、交織器、時(shí)分復(fù)用器以及數(shù)字上混頻器等。研究的重點(diǎn)除各個(gè)模塊外，主要是系統(tǒng)資源的分配以及各模塊之間的接口，以實(shí)現(xiàn)各類(lèi)實(shí)踐教學(xué)的要求。
　　本文查閱相關(guān)資料，在前人研究的基礎(chǔ)上完成多體制發(fā)射機(jī)結(jié)構(gòu)設(shè)計(jì)，并對(duì)部分設(shè)計(jì)進(jìn)行了優(yōu)化，具體內(nèi)容包括基于DDS的中頻調(diào)制器、通用信道編

3、碼器以及任意路可選的時(shí)分復(fù)用器等。實(shí)現(xiàn)的調(diào)制器可以實(shí)現(xiàn)基本調(diào)制和正交調(diào)制共五種方式的數(shù)字調(diào)制;實(shí)現(xiàn)了三種帶交織的信道編碼，且交織器可以實(shí)現(xiàn)多種交織深度和長(zhǎng)度;設(shè)計(jì)的時(shí)分復(fù)用器實(shí)現(xiàn)任意路信號(hào)的時(shí)分復(fù)用。除上述外，還完成上混頻器用的DDS載波發(fā)生器、測(cè)試信號(hào)源以及FPGA與控制器接口等設(shè)計(jì)工作。
　　本文完成了相應(yīng)的硬件電路和程序設(shè)計(jì)，同時(shí)對(duì)各模塊進(jìn)行了仿真和分析，并在單用戶(hù)基帶碼速率為64Kbps、2～6路信號(hào)時(shí)分復(fù)用、編碼速率最高