基于片上網(wǎng)絡(luò)的多核微處理器設(shè)計(jì)及其關(guān)鍵技術(shù)研究.pdf

1、廈門大學(xué)學(xué)位論文原創(chuàng)性聲明本人呈交的學(xué)位論文是本人在導(dǎo)師指導(dǎo)下，獨(dú)立完成的研究成果。本人在論文寫作中參考其他個(gè)人或集體已經(jīng)發(fā)表的研究成果，均在文中以適當(dāng)方式明確標(biāo)明，并符合法律規(guī)范和《廈門大學(xué)研究生學(xué)術(shù)活動(dòng)規(guī)范(試行)》。另外，該學(xué)位論文為()課題(組)的研究成果，獲得()課題(組)經(jīng)費(fèi)或?qū)嶒?yàn)室的資助，在()實(shí)驗(yàn)室完成。(請(qǐng)?jiān)谝陨侠ㄌ?hào)內(nèi)填寫課題或課題組負(fù)責(zé)人或?qū)嶒?yàn)室名稱，未有此項(xiàng)聲明內(nèi)容的，可以不作特別聲明。)聲明人。㈣：髻a閑加Ic年

2、門月Z1日摘要大規(guī)模片上多核微處理器擁有大量中央處理器(CPU)核，并通過多任務(wù)并行的方式使它們協(xié)作工作。然而，隨著片上CPU核數(shù)量的增加，傳統(tǒng)總線或者點(diǎn)對(duì)點(diǎn)的互聯(lián)結(jié)構(gòu)己無法滿足大量CPU核對(duì)通訊結(jié)構(gòu)的面積、功耗以及帶寬的需求。同時(shí)，作為CPU私有緩存的高速緩存(cache)的數(shù)量也隨著CPU核數(shù)量的增加而增加，傳統(tǒng)的cache結(jié)構(gòu)很難滿足大量CPU核對(duì)cache的低功耗需求。針對(duì)上述存在的這些關(guān)鍵技術(shù)問題，本論文對(duì)大規(guī)模片上多核微處理

3、器的低功耗cache技術(shù)、片上網(wǎng)絡(luò)互聯(lián)技術(shù)以及可重構(gòu)片上網(wǎng)絡(luò)技術(shù)等方面進(jìn)行了研究。本論文的主要工作內(nèi)容和創(chuàng)新點(diǎn)如下：(1)為微處理器內(nèi)存子系統(tǒng)建立功耗模型，分析低功耗cache所應(yīng)具備的基本特征，并在此基礎(chǔ)上提出動(dòng)態(tài)重定位cache結(jié)構(gòu)。動(dòng)態(tài)重定位cache采用基于蹤跡的指令存儲(chǔ)方案，按照指令執(zhí)行順序?yàn)槊總€(gè)進(jìn)入cache存儲(chǔ)器的指令分配一個(gè)蹤跡地址，并通過動(dòng)態(tài)地址映射模塊來完成蹤跡地址與編譯地址之間的相互轉(zhuǎn)換，同時(shí)采用“先入先替換”的替

4、換策略，從而保證即使在cache存儲(chǔ)器滿時(shí)，蹤跡存儲(chǔ)方案仍然能被正確執(zhí)行。(2)提出基于混合電路交換(HCS)的片上網(wǎng)絡(luò)結(jié)構(gòu)。實(shí)現(xiàn)高級(jí)微控制器總線結(jié)構(gòu)(AMBA)協(xié)議到片上網(wǎng)絡(luò)協(xié)議的映射，具有AMBA兼容性。采用無緩存的交換機(jī)結(jié)構(gòu)，各交換機(jī)之間通過流水線通道實(shí)現(xiàn)數(shù)據(jù)包傳輸。采用混合的傳輸機(jī)制，傳輸機(jī)制的切換由消息的長(zhǎng)度所決定，對(duì)于單數(shù)據(jù)包的消息采用包交換方式，而多數(shù)據(jù)包的消息則采用電路交換方式。(3)提出基于規(guī)則拓?fù)涞目芍貥?gòu)片上網(wǎng)絡(luò)(I