基于SVM的模擬電路可行域模型.pdf

1、目前數(shù)字集成電路的設(shè)計(jì)主要采取自頂向下的層次化設(shè)計(jì)方法。由于模擬集成電路自身設(shè)計(jì)的復(fù)雜性及局限性,使得它在進(jìn)行層次式設(shè)計(jì)時(shí)遭遇不少困難,但采用這一設(shè)計(jì)方法是提高模擬電路設(shè)計(jì)自動(dòng)化的必然途徑,并且也取得了一定的進(jìn)展。
　　在模擬電路與系統(tǒng)的層次化設(shè)計(jì)過(guò)程中,每個(gè)層次的電路模塊都有進(jìn)行優(yōu)化設(shè)計(jì),其中由基本單元電路組成的行為層的設(shè)計(jì)是較為關(guān)鍵的步驟。在此步驟中,主要確定各組成單元電路的性能參數(shù),而不用考慮單元電路的拓?fù)浣Y(jié)構(gòu)和管子尺寸取值

2、。但是,為了滿(mǎn)足單元電路各個(gè)管子能夠飽和且符合設(shè)計(jì)規(guī)格,電路的各性能參數(shù)并不是能自由改變數(shù)值的數(shù)學(xué)變量。即對(duì)某種確定結(jié)構(gòu)的電路單元,其各性能參數(shù)之間常常是相互制約,且滿(mǎn)足一定約束條件的,因此,要實(shí)現(xiàn)模擬電路的行為級(jí)設(shè)計(jì),必須要先弄清各種基本單元電路性能參數(shù)之間的約束關(guān)系,即性能可行域模型。
　　本文的主要工作,即是關(guān)于模擬電路性能可行域模型的研究。目前,構(gòu)造模擬電路性能可行域模型的一種較為有效方法,就是采用支持向量機(jī)的分類(lèi)。同時(shí),