TCP-IP協(xié)議加速引擎設(shè)計(jì).pdf

1、TCP/IP協(xié)議族和以太網(wǎng)技術(shù)已經(jīng)成為Internet網(wǎng)絡(luò)通訊協(xié)議的基礎(chǔ)和標(biāo)準(zhǔn)。在嵌入式設(shè)備中，TCP/IP協(xié)議族的處理工作大都通過軟件方式占用中央處理器(CPU)資源來處理。嵌入式設(shè)備本身的系統(tǒng)資源有限，網(wǎng)絡(luò)協(xié)議處理能力不夠，導(dǎo)致網(wǎng)絡(luò)傳輸速度不高。因此，在低成本的嵌入式設(shè)備中，將TCP/IP協(xié)議卸載到硬件上處理可以提高網(wǎng)絡(luò)傳輸速度。
　　論文設(shè)計(jì)的TCP/IP硬件加速引擎以加速網(wǎng)絡(luò)協(xié)議處理、提升網(wǎng)絡(luò)傳輸速度為目標(biāo)。在硬件實(shí)現(xiàn)上，

2、TCP/IP協(xié)議加速引擎集成在嵌入式系統(tǒng)芯片（SystemOnaChip，SoC）中。TCP/IP加速引擎設(shè)計(jì)了套接字編程接口，用于服務(wù)TCP、UDP模塊。TCP/IP加速引擎采用描述符來緩沖應(yīng)用數(shù)據(jù)流，為了較少數(shù)據(jù)復(fù)制次數(shù)，內(nèi)部數(shù)據(jù)緩沖采用6個(gè)RAM單元，各層協(xié)議分時(shí)復(fù)用RAM緩沖區(qū)。每個(gè)RAM區(qū)劃定了各協(xié)議首部數(shù)據(jù)的地址域，各協(xié)議子模塊采用流水線的操作，依次處理相應(yīng)地址域的首部信息。各層協(xié)議首部數(shù)據(jù)封裝完成后，由以太網(wǎng)控制器發(fā)送出去

3、;數(shù)據(jù)解析完成后，總線接口將應(yīng)用數(shù)據(jù)寫入數(shù)據(jù)緩沖區(qū)，并發(fā)出中斷請求。
　　論文的最后，對TCP/IP卸載模塊進(jìn)行了功能仿真驗(yàn)證和FPGA原型驗(yàn)證。仿真中，查看分析仿真波形中的各層協(xié)議的首部信息，首部信息滿足協(xié)議規(guī)范。FPGA原型驗(yàn)證中，將芯片與PC進(jìn)行數(shù)據(jù)通信，測試TFTP(TrivialFileTransferProtocol，簡單文件傳輸協(xié)議)應(yīng)用的文件傳輸速度，并與mini2440開發(fā)板和SEP4020開發(fā)板對比。經(jīng)過對比，