基于FPGA的反射差分光譜儀控制系統(tǒng)設(shè)計(jì).pdf_第1頁
已閱讀1頁,還剩65頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、現(xiàn)場可編程門陣列(Field Programmable Gate Array,FPGA),自問世以來受到了廣大用戶的青睞,基于硬件描述語言(HDL)的設(shè)計(jì)方式使得FPGA在高速、高密度的高端數(shù)字邏輯電路設(shè)計(jì)領(lǐng)域極具優(yōu)勢。在市場對系統(tǒng)級設(shè)計(jì)工具巨大需求的推動(dòng)下,基于軟核處理器的嵌入式系統(tǒng)開發(fā)模式(如Altera公司的NiosII軟核處理器)一經(jīng)推出就被迅速地接受和推廣。針對控制、通訊和數(shù)據(jù)處理等混合的復(fù)雜應(yīng)用需求,采用軟核嵌入式FPGA,

2、配合自主開發(fā)的基于HDL的功能模塊,是高效、快捷、靈活的解決方案。
  本文對自主研發(fā)的反射差分光譜儀進(jìn)行了電子控制系統(tǒng)設(shè)計(jì),以改進(jìn)儀器性能、提高儀器的環(huán)境適應(yīng)能力,全文進(jìn)行了以下主要研究工作:
  1.介紹了反射差分光譜儀的工作原理,分析了原有控制系統(tǒng)的不足,提出了以FPGA為核心的設(shè)計(jì)方案;
  2.基于Verilog硬件描述語言完成了FPGA與角度編碼器之間的同步串行通信和角度數(shù)據(jù)的實(shí)時(shí)采集,以及儀器中探測器和角

3、度編碼器的同步控制;
  3.基于NiosII軟核處理器系統(tǒng)和ISP1362型USB接口芯片,在FPGA上完成了USB主從模式的固件程序設(shè)計(jì),實(shí)現(xiàn)了FPGA與計(jì)算機(jī)、探測器的USB通信,并在此基礎(chǔ)上實(shí)現(xiàn)了FPGA對探測器的控制和光譜數(shù)據(jù)采集以及數(shù)據(jù)的存儲(chǔ)傳輸。
  4.結(jié)合了硬件描述語言設(shè)計(jì)法和嵌入式軟核設(shè)計(jì)法,綜合實(shí)現(xiàn)了探測器和角度編碼器的同步控制和實(shí)時(shí)數(shù)據(jù)采集功能,實(shí)驗(yàn)測試表面,系統(tǒng)數(shù)據(jù)采集準(zhǔn)確,同步性能和采集速度均滿足

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論