基于VME的恒比定時(shí)甄別器研究.pdf

1、高能物理實(shí)驗(yàn)中需要確定一個(gè)信號(hào)的產(chǎn)生時(shí)間，這個(gè)工作主要由定時(shí)甄別器來(lái)完成。每一個(gè)信號(hào)都有其上升沿，定時(shí)甄別器通過(guò)檢測(cè)上升沿來(lái)產(chǎn)生定時(shí)信號(hào)，確定信號(hào)的出現(xiàn)時(shí)刻。通過(guò)分析物理事件的時(shí)間信息可以確定實(shí)驗(yàn)中的粒子的能量、空間位置、速度等信息。因此，定時(shí)甄別器的精確度對(duì)物理實(shí)驗(yàn)的結(jié)果有重大的影響。
　　 根據(jù)我校搭建的漂移室模型的需求，針對(duì)定時(shí)甄別中時(shí)間游動(dòng)較大以及目前使用的NIM插件甄別器無(wú)法納入軟件系統(tǒng)的問(wèn)題，提出了基于VME總線的恒

2、比定時(shí)甄別器(CFD)方案。
　　 該方案采用恒比定時(shí)技術(shù)，該技術(shù)通過(guò)在上升沿的恒定比例點(diǎn)產(chǎn)生定時(shí)信號(hào)，可以有效的減少因?yàn)樾盘?hào)上升幅度變化引起的時(shí)間游動(dòng)。恒比定時(shí)技術(shù)的核心有兩點(diǎn)，其一是快速比較，其二是信號(hào)延遲。為了保證甄別器的高性能，我們選擇了ECL電路工藝的超高速比較器。為了系統(tǒng)的可靠性選擇了高精度的延遲器件。在VME總線接口上，采用CPLD進(jìn)行接口邏輯控制。本甄別器共有可相互獨(dú)立運(yùn)行的八個(gè)通道，每個(gè)通道的參數(shù)均可由PC通過(guò)