基于嵌入式網(wǎng)絡(luò)的虛擬示波器設(shè)計(jì).pdf

1、隨著電子電路設(shè)計(jì)的速度、復(fù)雜性越來(lái)越高,需要測(cè)量的信號(hào)也越來(lái)越多,作為最常用測(cè)試設(shè)備的示波器的應(yīng)用也更加廣泛,示波器軟硬件的設(shè)計(jì)需要更加靈活高效。其中高性能、智能化的數(shù)字示波器逐漸取代了傳統(tǒng)的模擬示波器,而數(shù)字示波器中的虛擬示波器借助于高速發(fā)展的計(jì)算機(jī)技術(shù),已經(jīng)成為發(fā)展最快的一個(gè)分支。
　　對(duì)比傳統(tǒng)的數(shù)字示波器,虛擬示波器具有應(yīng)用靈活、高性能、成本低等優(yōu)點(diǎn),但虛擬示波器涉及到上位機(jī)與下位機(jī)的數(shù)據(jù)傳輸同步問(wèn)題,如何提高上下位機(jī)的通信

2、效率,是虛擬示波器持續(xù)改進(jìn)的重要問(wèn)題。
　　該文的重點(diǎn)是提出一類新型的規(guī)劃方案,其主要對(duì)虛擬示波器進(jìn)行改進(jìn),并在一定基礎(chǔ)上結(jié)合嵌入式網(wǎng)絡(luò)的優(yōu)點(diǎn),同時(shí),還具體闡明了上位機(jī)、控制模塊與搜集模塊的工作特點(diǎn)以及設(shè)計(jì)方式。其中搜集模塊硬件選用的是Altera公司的FPGA作為主控單元,利用FPGA芯片內(nèi)部豐富的邏輯資源,借助于IP核構(gòu)建了FIFO的控制電路,簡(jiǎn)化了設(shè)計(jì),降低了成本?？刂颇K采用了一塊STM32的接口板,利用總線接口配置搜集模