擴頻接收機中同步技術的研究.pdf

1、擴頻通信在通信領域中具有很重要地位，以其優(yōu)異的抗干擾能力、多址能力和抗多徑衰落能力，在軍事和民用通信中得到了廣泛的應用。隨著通信技術的快速發(fā)展，高速動態(tài)無線通信成為了通信發(fā)展的必然趨勢，這就對擴頻通信系統(tǒng)提出了更新更高的性能要求，也使得擴頻接收機系統(tǒng)的設計更為嚴格。在數(shù)字擴頻接收機中，同步技術作為其核心技術，同步性能好壞將直接影響整個系統(tǒng)的性能。因此，對同步技術的研究，特別是對同步性能的優(yōu)化，在擴頻通信中具有重要的意義和實用價值。

2、>　　 本課題從數(shù)字擴頻接收機展開研究，著重研究了擴頻接收機中同步性能的優(yōu)化設計，并通過Matlab仿真和FPGA硬件驗證的方法，證明了設計方案的可行性。
　　 論文首先分析了直接序列擴頻通信中同步技術的應用背景和研究現(xiàn)狀，在深入了解直接序列擴頻系統(tǒng)的基本原理和同步技術相關理論的基礎上，研究了匹配濾波偽碼同步算法。在進行偽碼同步系統(tǒng)的設計時，比較傳統(tǒng)滑動相關算法和匹配濾波算法的優(yōu)劣情況，選擇了捕獲偽碼速度較快的匹配濾波器算法，

3、并對匹配濾波器提出了優(yōu)化節(jié)省資源的設計方案。在Matlab中對所設計的方案進行了建模仿真，并使用硬件描述語言設計實現(xiàn)了匹配濾波器的偽碼同步系統(tǒng)。
　　 其次重點研究了基于數(shù)字Costas環(huán)的載波同步技術，對數(shù)字Costas環(huán)中數(shù)控振蕩器、低通濾波器、環(huán)路濾波器等各個模塊的設計和參數(shù)的設置進行了詳細的分析和說明。在設計過程中，采用調整低通濾波器的實現(xiàn)結構和對各模塊的輸入輸出進行截位的方法，優(yōu)化了Costas環(huán)的整體設計，節(jié)省了邏輯