面向全分布式VLIW結(jié)構(gòu)的功能單元互連技術(shù)研究.pdf

1、近年來，傳統(tǒng)驅(qū)動單處理器計算性能提升的技術(shù)逐步接近極限，但應(yīng)用的發(fā)展對處理器性能的追求是無止境的，基于此，眾核體系結(jié)構(gòu)成為越來越多的研究人員熱衷的對象。由于當(dāng)前體系結(jié)構(gòu)的發(fā)展面臨諸如線資源昂貴，能效要求高的挑戰(zhàn)，要想設(shè)計出成功的眾核處理器，必須更加精細(xì)化小核的設(shè)計。而超長指令字結(jié)構(gòu)作為一種高性能、低能耗的技術(shù)，更是多數(shù)處理器選擇的結(jié)構(gòu)。因而論文選取了面向全分布式VLIW結(jié)構(gòu)的功能單元互連技術(shù)作為研究的對象。
　　本研究主要內(nèi)容包括

2、：⑴提出了功能單元部分互連設(shè)計。通過分析媒體程序的數(shù)據(jù)供給特征，對功能單元全互連網(wǎng)絡(luò)進行削減，提出了對稱式和非對稱式的兩類部分互連結(jié)構(gòu)。⑵進行了針對部分互連的編譯優(yōu)化。分析了通信調(diào)度在共享互連體系結(jié)構(gòu)編譯中所發(fā)揮的重要作用，針對部分互連結(jié)構(gòu)的特點，在操作數(shù)優(yōu)先級和功能單元分配時采用啟發(fā)式規(guī)則，實現(xiàn)適應(yīng)部分互連結(jié)構(gòu)的編譯優(yōu)化。⑶提出了負(fù)載均衡層次化互連設(shè)計。通過分析計算密集型程序的寄存器使用特征，在原有互連結(jié)構(gòu)基礎(chǔ)上加入層次化互連。在設(shè)計