基于時鐘再生機制的6通道恒流LED驅動電路的設計.pdf_第1頁
已閱讀1頁,還剩74頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、隨著能源供需矛盾的日益激化,發(fā)光二極管(LED, Light Emitting Diode)作為第四代綠色光源,其環(huán)保、低功耗、壽命長、體積小等諸多優(yōu)點使得世界各個經(jīng)濟發(fā)達國家在此領域展開激烈的技術競爭。同時伴隨著LED產品市場“井噴”時期的到來,為了實現(xiàn)對LED發(fā)光效果的有效控制,各大LED驅動設計公司頻頻推出新型產品,來達到對LED驅動市場需求的實時把握,占有市場先機。
  本文設計了一種基于時鐘再生機制的6通道恒流LED驅動

2、芯片,主要用于LCD背光驅動、LED裝飾照明系統(tǒng)等領域。整體芯片包括了時鐘再生模塊、48位移位寄存器、內部振蕩器、控制模塊和PWM灰度比較器以及輸出驅動級等模塊。仿真結果表明,芯片的工作電壓為3.3V~5.5V,具有3/6路恒定18mA輸出電流,片內輸出電流匹配度大于96%,片間輸出電流匹配度大于95%。通過時鐘再生機制對級聯(lián)的時鐘信號進行反相和整形,使芯片的級聯(lián)長度具有很大優(yōu)勢,同時驅動可實現(xiàn)3或6通道選擇輸出功能。
  本文著

3、重從以下幾方面展開研究工作:
  1、通過在對現(xiàn)有LED驅動電路進行分析研究的基礎上,提出了本芯片的整體設計指標和方案,具體化各模塊的作用。
  2、作為具有時鐘再生機制的恒流LED驅動,首先對時鐘再生機制在本設計中的意義進行分析說明,然后采用Cadence軟件對相關模塊進行設計仿真,并利用Verilog HDL語言對基于時鐘反相技術的8-bit單通道LED驅動芯片進行仿真,證明了本芯片能夠正常工作,并且在級聯(lián)長度上具有優(yōu)勢

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論